Optimizacija digitalnih gradnikov na nivoju tranzistorjev