Testability issues of system-on-chip design
Upoštevanje zmožnosti testiranja pri načrtovanju sistema-v-čipu