

Institut Jožef Stefan, Ljubljana
UDK: 681.3.02

Jurij Šilc, Borut Robič

Članek predstavlja prvi procesor s podatkovno pretokovno arhitekturo. Notranja krožna pipeline organizacija, ki temelji na podatkovnem vodenju, daje procesorju veliko moč. Bogat nabor ukazov je prirejen tako, da je procesor zelo uporaben za hitro obdelavo slikovnih in govornih signalov. Potreba po takšnih obdelavah se pojavlja v računalnikih pete generacije.

Data Flow Architecture Based Processor - A new data flow architecture based processor is described. The processor employs token based data flow and pipelined architecture to achieve a very high throughput rate in the realm of digital image and speech processing.

1. UVOD

Pri načrtovanju sistemov za obdelavo slik smo običajno prisiljeni poiskati kompromis med hitrostjo in fleksibilnostjo sistema. Okornost in pogodbostnost sistema, ki ga sestavljata miniračunalnik za obdelavo slike in masovni pomnilnik za njeno shranjevanje, sta nesprejemljivi za delo v realnem času. Z dodatkom posebne materialne opreme se hitrost obdelave poveča, toda žal na račun fleksibilnosti, saj vsaka spremembra programske opreme narekuje spremembu materialne opreme. Omenjeni razkorak med hitrostjo in fleksibilnostjo sistema je moč omiliti z uporabo programabilnega slikovnega procesorja, ki se odlikuje s podatkovno vodeno arhitekturo.


2. PODATKOVNO PRETOKOVNI PROCESOR

V nasprotju s von Neumannovimi procesorji, ki delujejo na podlagi dostave ukazov, temelji delo podatkovno pretokovnega procesorja na zbiranju in obdelavi paketov (tokens).

2.1. Osnovna arhitektura procesorja

Podatkovno pretokovni procesor ne rabi dostave ukaza. Namesto tega vsebuje grafini pomnilnik (tabeli povezav in točk), v katerega se pred pričetkom izvrševanja vpisuje programski podgraj. Pretok podatkov se vrši s pomočjo paketov, ki vsebujejo naslov procesorja, identifikator, podatkovno ter krmilno polje. Med pretokom po procesorju paket še nekajkrat spremeni vsebino in dolžino, kot bo razvidno iz kasnejšega opisa.


Notranja krožna pipeline arhitektura (Slika 1) omogoča procesni enoti neprekiniteno delovanje. Procesna enota vsebuje množilnik in ALU, ki omogoča standardne aritmetično logične operacije. Nabor ukazov je širši kot pri večini klasičnih procesorjev.



Slika 1: Krožna pipeline arhitektura podatkovno pretokovnega procesorja.

2.2. Večprocesorski podatkovno pretokovni sistem

Večprocesorski podatkovno pretokovni sistem sestavlja kaskada podatkovno pretokovnih procesorjev, povezanih z glavnim procesorjem, kot je prikazano na Sliki 2.




Slika 2: Podatkovno pretokovni računalnik.

Komunikacija med podatkovno pretokovnim procesorjem in okolico poteka s posočjo vhodno-izhodnega krmilnika. Glavni procesor pošlje paket podatkovno pretokovnemu procesorju. Iz naslovnega polja paketa podatkovno pretokovni procesor ugotovi, da je paket namenjen njemu ter ga v tem primeru sprejme, izloči naslovno polje in pošlje v pretok - najprej v grafini pomnilnik (tabelo povezav). Paket, ki ni namenjan danemu procesorju, se nespremenjen pošlje v istem ciklu preko vhodno-izhodnega krmilnika naslednjemu procesorju. Procesor je tako za tuje pakete transparenten. Torej vsak podatkovno pretokovni procesor zbira svoje pakete.

2.3. Delovanje podatkovno pretokovnega sistema

Delovanje podatkovno pretokovnega računalnika, kot ga prikazuje Slika 2, ilustrirajmo z naslednjim primerom. Dan naj bo program za izračun $E = (A+B)*(A-B)$, opisan s podatkovno pretokovno programske grafov 6 (Slika 3). Graf 6 lahko razbijemo na tri podgrafe G_1 , G_2 in G_3 . Ker se lahko izvršujejo G_1 in G_2 vzopredno, ju je mogoče vpisati v dva različna podatkovno pretokovna procesorja P_1 in P_2 . G_3 lahko vpisemo v katerikoli procesor, npr. v P_1 . Program se prične izvrševati takoj, ko glavni procesor pošlje vhodna paketa A in B. Tako mora za izvršitev operacije C = A + B procesor P_1 prejeti paketa, ki nosita vrednosti A in B, če pa nato lahko izvrši operacijo '+'. Vhodna paketa lahko prispeva v poljubnem zaporedju, taj je procesor sposoben razpoznavati pakete in jih hraniti v paketnem pomnilniku. Iz opisa podgrafe G_1 , ki se nahaja v njegovem grafnem pomnilniku, je ugotovljeno, da paketa A in B pripadata preko operacije '+' paketu C, zato ju združi in pošlje v procesno enoto. Vrednost, ki je rezultat izvršitve v procesni enoti, se vstavi v paket in opremi z oznako C. Istodobno se v procesorju P_2 izračuna paket D, ki ga P_2 pošlje glavnemu procesorju. Ker je C vhodni paket nove operacije, ki se mora izvršiti v istem procesorju P_1 , se shrani v njegov paketni pomnilnik, dokler iz glavnega procesorja ne prispe paket D. Tedaj sta v procesorju P_1 oba paketa za izvršitev operacije '*' in že prej opisani postopek se ponoviti. Vidimo, da zagotavlja pravilna izbiro predhodno vpisanega podgrafa izkoristanje vsebovane vzoprednosti ter neprekinjeno delo procesorjev.




Slika 3: Podatkovno pretokovni graf za izračun $E = (A+B)*(A-B)$.

3. PODATKOVNO PRETOKOVNI PROCESOR μPD7281

Primer podatkovno pretokovnega procesorja je NEC μPD7281, katerega moč temelji na krožno organizirani pipeline arhitekturi ter bogates naboru ukazov. μPD7281 je prvi VLSI čip, ki deluje po načelih podatkovno pretokovne arhitekture [3]. Ta omogoča vedno udinkovitost procesorja v mnogih večprocesorskih aplikacijah, kot sta procesiranje slik ter razpoznavanje vzorcev na področju umetne inteligence, kjer se uporabljajo algoritmi za dvodimensionalno konvolucijo, povečavo, pomanjšavo in rotacijo. Njegova udinkovitost postane oditna predvsem pri procesiranju slik v realnem času, kjer dobrega izkoristila vsebovane vzoprednosti uporabljenih algoritmov. μPD7281 ni uporaben le pri procesiranju slik, temveč tudi pri zahtevnih numeričnih izračunih, kot so matrično matrično množenje, matrično vektorsko množenje, aritmetika s plavajočo vejico ter izračuni transcedentnih funkcij v realnem času.

3.1. Pipeline organizacija procesorja

Kot je prikazano na Sliki 4 sestavlja procesor deset funkcionalnih enot: vhodni krmilnik (IC), izhodni krmilnik (OC), tabela povezav (LT), tabela točk (FT), paketni pomnilnik (DM), vrsta (Q), procesna enota (PU), izhodna vrsta (OQ), generator naslovov in krmilnik pretoka (AG&FC) ter osveževalni krmilnik (RC).



IC: vhodni krmilnik (Input Controller)
 OC: izhodni krmilnik (Output Controller)
 LT: tabela povezav (Link Table)
 FT: tabela točk (Function Table)
 DM: paketni pomnilnik (Data Memory)
 Q: vrsta (Queue)
 PU: procesna enota (Processing Unit)
 OQ: izhodna vrsta (Output Queue)
 AG&FC: generator naslovov (Address Generator) in krmilnik pretoka (Flow Controller)
 RC: osveževalni krmilnik (Refresh Controller)

Slika 4: Architektura procesorja μPD7281.

3.2. Vhodni IC in izhodni OC krmilnik

32 bitni vhodni paket vstopi v IC v obliki, kot jo prikazuje Slika 5.

4	1	7	4	16
MN	I2I	ID	I CTRLI	podatki

Slika 5: 32 bitni vhodno-izhodni paket.

IC primerja lastni naslov, ki mu je bil dodeljen ob resetu, z MN poljem vhodnega paketa. Če se naslova ne ujemata, se tuji paket takoj prenese v OC. Pakete takšnih oblik imenujejo PASS paketi. Če pa se naslova ujemata, se MN polje izloži in tako spremenjen paket pošlje v LT. IC hkrati ugotavlja, če je v procesorju prostor za novi paket in ga po potrebi zadrži. OC pošilja 32 bitne izhodne pakete, katerih oblika je enaka vhodnim paketom (Slika 5). Izhodni paketi so bodisi podatkovni paketi iz 08, statusni paketi, ki jih generira OC v primeru napak, dump paketi ali tuji vhodni paketi, dabljeni iz IC, ki se tu imenujejo PASSO paketi.

Tuji paket na vhodu (vh. paket PASS):

MN'10I	ID	I CTRLI	podatki
--------	----	---------	---------

Tuji paket na izhodu (izh. paket PASSO):

MN'10I	ID	I CTRLI	podatki
--------	----	---------	---------

Opomba: MN' se ne ujema z MN danega procesorja.

3.2.1. Načini delovanja:

Procesor lahko deluje v treh načinih: normalnem (Normal), testnem (Test) in prekinitvenem (Break) načinu. Po hardverskem resetu je procesor v normalnem načinu delovanja. V tem načinu poteka vpis, branje in izvrševanje podgrafa. V testnem načinu delovanja je omogočeno testiranje izvrševanja. Procesor preide v testni način, ko sprejme vhodni paket SETBRK. Če med delovanjem pride do nasičenja vrste DG ali GG, preide procesor v prekinitveno delovanje, opisano z vhodnim paketom SETMD. V prekinitveni način lahko preide procesor tudi iz testnega načina, tako da dobi paket CBRK. V prekinitvenem načinu delovanja je omogočeno dumpanje. Iz obih načinov se vrne v normalni način po sprejetju vhodnega paketa CRESET.

Prehod v testni način (vh. paket SETBRK):

MN 10I	ID	I0110I	M(1) Count(15)
--------	----	--------	----------------

Opomba: M=1 prekini izvrševanje po Count ciklih
M=0 prekini po Count dostopih do LT lokacije, naslovljene z ID

Prehod v prekinitveni način (vh. paket CBRK):

0000010I	I0100I
----------	--------

Vrsta prekinitvenega načina (vh. paket SETMD):

MN 10I	I0101I	par. za prek. način
--------	--------	---------------------

Opomba: Parametri za prekinitveni način določajo stopnjo vhodnih osejitev ter njihovo trajanje.

Sporočilo o napaki (izh. paket ERR):

0000010I	0000000	I0100I	MN(4)MODE(4)0005T(5)
----------	---------	--------	----------------------

Programski reset (vh. paket CRESET):

MN 10I	I0100I
--------	--------

Opomba: Programski reset povzroči le nadaljevanje izvrševanja v normalnem načinu, za razliko od hardverskega, ki resatira tabele ter dodeli naslove procesorjem.

3.2.2. Vpis podgrafa:

Predhodni vpis podgrafa poteka s pomočjo vhodnih paketov SETLT, SETFTR, SETFTL in SETFTT.

Vpis povezave v LT (vh. paket SETLT):

MN 10I	adr. v LT	I1100I	podatki za v LT
--------	-----------	--------	-----------------

Vpis točke v FTR (vh. paket SETFTR):

MN 10I	adr. v FT	I1101I	podatki za v FTR
--------	-----------	--------	------------------

Vpis točke v FTL (vh. paket SETFTL):

MN 10I	adr. v FT	I1110I	podatki za v FTL
--------	-----------	--------	------------------

Vpis točke v FTT (vh. paket SETFTT):

MN 10I	adr. v FT	I1111I	podatki za v FTT
--------	-----------	--------	------------------

3.2.3. Izpis podgrafa:

Vsebino LT in FT lahko beremo s pomočjo paketov RDLT, RDFTR, RDFTL in RDFTT, ki pomenijo zahtevo po branju. Prebrana vsebina lokacij v LT in FT pa se nahaja v izhodnih paketih LTRDD, FTTRDD, FTLRDD in FTTRDD.

Zahteve za branje iz LT (vh. paket RDLT):

MN 10I	adr. v LT	I1000I
--------	-----------	--------

Prebrani podatki iz LT (izh. paket LTRDD):

0000010I	adr. v LT	I1000I	podatki iz LT
----------	-----------	--------	---------------

Zahteve za branje iz FTR (vh. paket RDFTR):

MN 10I	adr. v FT	I1001I
--------	-----------	--------

Prebrani podatki iz FTR (izh. paket FTTRDD):

0000010I	adr. v FT	I1001I	podatki iz FTR
----------	-----------	--------	----------------

Zahteve za branje iz FTL (vh. paket RDFTL):

MN 10I	adr. v FT	I1010I
--------	-----------	--------

Prebrani podatki iz FTL (izh. paket FTLRDD):

0000010I	adr. v FT	I1010I	podatki iz FTL
----------	-----------	--------	----------------

Zahteve za branje iz FTT (vh. paket RDFTT):

MN 10I	adr. v FT	I1011I
--------	-----------	--------

Prebrani podatki iz FTT (izh. paket FTTRDD):

0000010I	adr. v FT	I1011I	podatki iz FTT
----------	-----------	--------	----------------

3.2.4. Izvrševanje podgrafa:

Ko je podgraf vpisan v procesor, se lahko prične njegovo izvrševanje - pretok podatkov po podgrafi. Procesor dobi vhodne podatke (operand) s pomočjo vhodnih paketov EXEC, rezultate pa vrne s paketi OUTD.

Vhodni podatki (vh. paket EXEC):

MN 10I	ID	I00CSII	operand
--------	----	---------	---------

Izhodni podatki (izh. paket OUTD):

MN 10I	ID	I00CSII	rezultat
--------	----	---------	----------

3.2.5. Dumpanje:

V prekinitvenem načinu delovanja je omogočeno tudi opazovanje vsebine delov paketov. V ta namen se uporablja vhodni paket DUMP ter pripadajoči izhodni paket DUMPD.

Zahteve za izpis dane polje (vh. paket DUMP):

MN 10I	x(4)	DUMP(3)	I0111I
--------	------	---------	--------

Izpisana vsebina polja (izh. paket DUMPD):
 100001010(4)DUMP(3)|011111 dumpani podatki |
 Opomba: glede na bite DUMP(3) dobimo:
 DUMP(3) dumpani podatki
 000 x(5) G0(5) D0(6)
 001 x(4) u(1) ID(7) CTLF(4)
 010 DATA(16)
 011 x(3) u ID(7) x C S C S
 100 xx FTL(spodnjih 12) xx
 101 DATA (16)
 110 DATA (16)
 111 x(9) ID(7)

SEL polje FT paketa določa tip ukaza. Ukazi so lahko tipa OUT, GE, PU ali AG/FC. Ukazi tipa OUT narekujejo neposreden prenos paketa v Q. Ukazi tipa GE se uporabljajo za generiranje paketov znotraj procesorja. PU ukazi omogočajo aritmetično logične operacije, AG/FC ukazi pa služijo AG&FC enoti pri delu z DM. Pri ukazih tipa PU se uporablja FTL polje, pri ostalih ukazih pa tudi FTR in FTT polje.

3.3. Tabela povezav LT

LT je 128 X 16 bitni dinamični RAM. V LT vstopi 28 bitni paket kot ga prikazuje Slika 6.

1	7	4	16
IUI	10	CTLF podatki	

Slika 6: 28 bitni LT paket.

Identifikator LT paketa, ki ga pošlje IC, služi za naslovitev lokacije v LT. Vsebina naslovljene lokacije vsebuje 6 bitni naslov lokacije v tabeli točk (FTA), 7 bitni identifikator (ID'), FTRC bit in 2 bitno seleksijsko polje (SEL). Prikazana je na Sliki 7.

6	7	1	2
128 X 16	FTA ID' ISEL		FTRC

Slika 7: Vsebina lokacije v LT.

ID LT paketa se nadomesti z novim ID', vsebovanim v naslovljeni lokaciji v LT. Torej vsakokrat, ko paket preide čez LT, dobi novi identifikator. LT paketu se dodajo še FTA, FTRC in SEL polje. FTA polje služi za dostop do lokacije v FT. FTRC bit in SEL polje pa služita pri določanju tipa ukaza.

SEL	Tip ukazov
11	AG/FC
01	PU
10	GE
00	OUT

Opomba: Tipi ukazov so opisani v poglavju 3.11.

3.4. Tabela točk FT

FT je 64 X 40 bitni dinamični RAM. Vanj vstopajo paketi, ki jih pošlje LT v obliki, kot jo prikazuje Slika 8.

1	7	4	2	1	6	16
IUI	10'	CTLF ISEL FTA podatki				

Slika 8: 37 bitni FT paket.

FTA polje je naslov lokacije v FT, katere vsebino sestavljajo 14 bitno polje FTL, 16 bitno polje FTR in 10 bitno polje FTT, ki vsebujejo kraljine podatke o različnih tipih ukazov. FT lokacijo prikazuje Slika 9.

14	16	10
64 X 40	FTL FTR FTT	

Slika 9: Vsebina lokacije FT.

3.5. Generator naslovov in krmilnik pretoka AG&FC

AG&FC generira naslove lokacij v DM ter krmili njihovo branje in vpisovanje. AG&FC ugotavlja, če prispeški paket vsebuje ukaze z enim ali dvema operandoma. Če potrebuje en operand, se paket prenese direktno v Q. Če pa potrebuje ukaz dva operandova, morata biti na voljo obe, da se lahko prenese v Q. Paket, ki vsebuje prevega izmed prispeških operandov, se začasno shranji v DM, dokler ne prispe paket z drugim operandom. Ko paket z drugim operandom izstopi iz FT, AG&FC generira naslov lokacije v DM, v kateri je shranjen paket s prvim operandom in pošlje obe v Q.

3.6. Paketni pomnilnik DM

DM je 512 X 18 bitni dinamični RAM, ki služi za hranjenje prvega od prispeških operandov ukaza. Paket, ki je nosilec drugega operanda, vstopi v DM v obliki prikazani na Sliki 10.

1	7	2	7	5	14	11	16
IUI	ID'	ISEL	DMA	IPUFI	FTL	CISI podatki	

Slika 10: 54 bitni DM paket.

Polje DMA vsebuje naslov lokacije v DM v kateri je shranjen prvi operand. Podatki o ukazu namenjenemu PU se nahajajo v FTL. DM se uporablja tudi za začasno hranjenje drugih, npr. vhodno-izhodnih podatkov.

3.7. Vrsta Q

Q je 48 X 60 bitni dinamični RAM, ki služi kot FIFO pomnilnik. Paketi, ki vstopajo v Q, nastanejo iz DM paketa tako, da se DMA polje izloči in nadomesti z vsebino lokacije DM na katero je prej kazalo polje DMA (prvi operand). Q zadasno hrani pakete, namenjena v PU ali QG. Q je razdeljen v dva FIFO pomnilnika: 32 X 60 bitno podatkovno vrsto (DQ) in 16 X 60 bitno generatorsko vrsto (GQ). DQ je namenjen ukazom tipa PU, OUT in AG/FC in hrani pakete, ki so namenjeni v PU ali QG. Vrsta DQ pa je namenjena le ukazom tipa GE, ki generirajo nove pakete. Vrsta DQ zadržuje izhodne pakete, da je izhodna vrsta Q polna. Podobno DQ zadržuje pakete, namenjene v PU, če je le-ta zasedena. Nekritočno posiljanje paketov v krožni obtok bi lahko privelo do nasledenja vrste Q, zato je delovanje Q omejeno s slededo zahtevo: če se v DQ nahaja osem ali več paketov, je branje iz GQ onesmogeno, če pa je v DQ manj kot osem paketov, ima branje iz GQ višjo prioritetno od branja iz DQ. Do nasledenja vrste Q bi lahko prišlo če v primeru, ko bi bila hitrost procesiranja manjša od hitrosti prihajanja novih vhodnih paketov v procesor. Zato v primeru, ko se v DQ nahaja več kot 23 paketov, procesor preide v prekinutveni način delovanja, s čimer se izogne nasledenju Q.

3.8. Izhodna vrsta Q

DQ je 8×32 bitni stacionarni RAM, organiziran kot FIFO pomnilnik. Služi zadansnemu shranjevanju izhodnih paketov, prispevih iz DQ, ki se nato preko OC posljejo na izhodno podatkovno vodilo. Če je DQ poln, pošlje ustrezen signal v DG, ter preneha sprejemati pakete. DQ paket se ujema s Q paketom.

3.9. Procesna enota PU

PU izvršuje ukaze tipa PU in GE. Koda PU ukaza se nahaja v polju FTL PU paketa. Ukazi tipa GE se uporabljajo za generiranje novih paketov, kopiranje posameznih ali skupin paketov in spremenjanja vsebine CTLF polja. Če potrebuje PU za izvršitev ukaza ved kot en cikel, pošlje signal vrsti Q in IC, ki zadrži njuno delovanje. PU paket je po obliki enak Q paketu.

3.10. Osveževalni krmilnik RC

RC avtomatično generira pakete za osveževanje vseh dinamičnih RAMov v procesorju. Paket, ki ga generira RC, vstopi v IC, ter nato po vrsti GE v LT, FT, DM in Q in vsakokrat povzroči osvežitev ustreznega RAMa. Po prihodu v Q se osvežitveni paket uniči.

3.11. Nabor ukazov

Kot smo omenili v poglavju 3.4. obstajajo štirje tipi ukazov: AG/FC, PU, GE in OUT.

3.11.1. Ukazi tipa AG/FC:

Tip AG/FC vsebuje 16 ukazov, ki jih razdelimo v tri skupine: AG, FC in AG/FC tip. Ukazi tipa AG so: RDCYCS, RDCYCL, WRCYCS, WRCYCL, RDWR in RDIDX. Ukazi tipa FC so: PICKUP, COUNT, CUT, DIVCYC, DIV, DIST, CONVO, SAVE in CNTGE. Ukaz QUEUE pa je tipa AG/FC.

Ukazi tipa AG/FC so opisani v FTR polju tabele FT, kjer zgornji štirje biti predstavljajo operacijsko kodo. Ostali del polja FTR in polje FTT pa vsebujejo ostale parametre AG/FC ukazov. Pomeni ukazov tipa AG/FC so:

- QUEUE: shrani prvi prispevki operand dvo mestnega ukaza v DM.
- RDCYCS: ciklično branje podatkov iz izbranega področja v DM, kjer je največja dolžina področja 16 lokacij.
- RDCYCL: enako kot RDCYCS, le da je največja dolžina področja 256 lokacij.
- WRCYCS: ciklično vpisovanje podatkov v izbrano področje v DM, kjer je največja dolžina področja 16 lokacij.
- WRCYCL: enako kot WRCYCS, le da je največja dolžina področja 256 lokacij.
- RDWR: branje ali vpisovanje v DM. Z bitom FTRC izbiramo bodisi branje ali vpis.
- RDIDX: branje iz DM.
- PICKUP: izloči vsak n-ti paket in mu pripredi ID + 1.
- COUNT: podvoji vsak n-ti paket in mu pripredi ID + 1.
- DIVCYC: na vsakih n paketov izloči prvi in med njimi in jim pripredi ID + 1.

- DIV: po vsakem prihodu paketa s FTRC = 1 se naslednjim n paketom ID ne spremeni, ostali pa se pripredi ID + 1 (paket s FTRC = 1 se uniči).
- DIST: zaporedje vhodnih paketov vsebuje pakete s FTRC = 0 ali 1. Po prihodu j-tega paketa s FTRC = 1 se vse nadaljnje pakete, ki imajo FTRC = 0 in naslednjemu paketu s FTRC = 1, pripredi ID + (j MOD k).
- SAVE: uporablja se pri nastavljanju ID polja.
- CUT: po vsakem prihodu paketa s FTRC = 1 se se ta paket skupaj z naslednjimi n paketi uniči, ostali pa ostanejo nespremenjeni.
- CONVO: uporablja se za kumulativno računanje, npr. vsot in produktov.
- CNTGE: uporablja se pri generiranju več kot 16 kopij danega paketa (skupaj z ukazom COPYBK tipa GE, ki je opisan spodaj). Konstante k, m in n so podane v FTT polju.

3.11.2. Ukazi tipa PU:

Ukazi tipa PU so shranjeni v FTL polju tabele FT. Uporabnih je le 12 spodnjih bitov, med katerimi so biti 0 do 4 operacijska koda ukaza, preostali biti pa se uporabljajo za dodatno informacijo o številu operandov (eden ali dva), legi operandov pri nekomutativnih operacijah, številu rezultatov (eden ali dva) ter tipu primerjave, podanju z biti PNZ (EQ, LT, LE, GT, GE in NE). Ukazi tipa PU so:

- Logični: OR, AND, EXOR, ANDNOT in NOT.
- Aritmetični: ADD, SUB, MUL, INC, DEC, NOP in ADDSC, SUBSC, MULSC ter NOPSC. Ukazi *SC najprej izračunajo operacijo * in vrnejo lego skrajnega levega setiranega bita.
- Premikalni: SHL in SHR ter SHLBRY in SHRBRY, kjer ukaza #BRV predhodno obrneta vrstni red bitov.
- Primerjalni: CMPNOM, CMP in CMPXCH. Vhodna operanda A in B se primerjata na način podan s PNZ poljem. Rezultata primerjave sta X in Y, kot sledi

C _x S _x	X	C _y S _y	Y	
pri PNZ=FALSE	0 0	0000H	0 0	0000H
pri PNZ=TRUE	1 0	0001H	1 0	0000H
CMP pri PNZ=FALSE	0 S _x	A	0 S _y	B
pri PNZ=TRUE	1 S _x	A	1 S _y	B
CMPXCH pri PNZ=TRUE	C S _x	A	C S _y	B
pri PNZ=FALSE	C S _x	A	C S _y	A

- Operacije nad biti: GET1, SET1 in CLR1.
- Testiranje bitov: ANDMSK in ORMSK.
- Pretvorba podatkov: CVT2AB in CVTAB2. CVT2AB pretvori 16 bitni operand, zapisan v sistem z dvojškim komplementom, v 17 bitno besedo v sistemu predznak-absolutna vrednost. Predznak se nahaja v bitu S. Drugi ukaz je inverzen prvemu. Ob prakoritevbi se postavi bit C.
- Popravki pri dvojni natančnosti: ADJL. Če imata besedi, s katerima je zapisan večnatančnosti operand, različna predznaka, ju ADJL popravi.
- Kumulativno seštevanje: ACC. Ukaz povzroči seštevanje podatkovnih polj v zaporedju paketov. Vsebina vsakega prispevka paketa se pristeže k delni vsoti v registru ACC. Paketi v zaporedju so bodisi tipa 1 ali 2. Paket tipa 1 se po pristejanju svoje vsebine zbrise, paket tipa 2 pa po pristejanju svoje vsebine prevzame vsebino registra ACC.
- Kopiranje kontrolnega bita: COPYC.

3.11.3. Ukazi tipa GE:

Ukazi tipa GE so opisani v polju FTL tabele FT. Operacijsko kodo sestavljata dva bita, preostali biti pa določajo, če je treba operanda pred vstopom v Q zamenjati, število operandov ter število kopij pri generiranju paketov. V to skupino sodijo trije ukazi:

- COPYBK: generiranje bloka kopij danega paketa. Vsi novi paketi imajo enak ID kot originalni paket, le zadnji ima ID + 1. Vrednosti v podatkovnih poljih se lahko povečujejo ali zmanjšujejo za konstantno vrednost.
- COPYM: generiranje skupine kopij danega paketa z različnimi ID. Podatkovno polje se lahko spreminja podobno kot pri ukazu COPYBK.
- SETCLT: branje ali spremicanje vsebine tabel LT in FT. Ukaz SETCLT omogoča programe, ki se sami spreminjajo, saj se uporablja v času izvajanja grafa.


3.11.4. Ukazi tipa OUT:

Ukazi tipa OUT so opisani v FTL polju tabele FT. Polje vsebuje podatke o tem, da nastopa OUT ukaz samostojno ali skupaj z nekim AG/FC ukazom, te je treba operanda pred vstopom v OG izmenjati, operacijsko kodo OUT ukaza ter naslov procesorja MN, kateremu je namenjen izhodni paket. Lobimo dva ukaza tipa OUT:

- OUT1: povrži prenos 32 bitnega paketa na izhodno vodilo. Paket vsebuje podatek, njegov identifikator, ter naslov procesorja, kateremu je namenjen.
- OUT2: povrži prenos 64 bitnega paketa na izhodno vodilo. Ukaz se uporablja pri poglijanju števil z dvojno natančnostjo.

3.12. Nadini povezovanja μPD7281

Procesorji μPD7281 se povezujejo v večprocesorski sistem na dva osnovna nadina: kaskadni in krožni. Pri kaskadnem povezovanju ni potrebna dodatna materialna oprema. Največ 14 čipov povezujemo neposredno, kot prikazuje Slika 11. Izmenjava vhodno-izhodnih paketov poteka s pomočjo signalov zahteva/potrditev (REQ/ACK).



Slika 11: Povezovanje procesorjev μPD7281.


Za krožno arhitekturo je potrebna dodatna materialna oprema, zato je v razvoju podprtih tipov MAGIC (Memory Access and General bus Interface Chip).

3.13. Programiranje μPD7281

Bogat nabor ukazov omogoča zelo učinkovito programiranje problemov s področja obdelave signalov ter zahtevnega numeričnega računanja. Za ilustracijo si oglejmo realizacijo linearnega digitalnega filtra (5), podanega z enačbo

$$y(k) = \sum_{i=1}^N a(i)y(k-i) + \sum_{i=1}^M b(i)u(k-i),$$

kjer je $u(k)$ vhodni in $y(k)$ izhodni signal. Pripadajoči program (graf), zapisan v 'strojnem' jeziku, prikazuje Slika 12.



Slika 12: Rekurenčni izračun digitalnega filtra.

Seveda je razvit tudi zbirni jezik, ki omogoča lažji opis programskega podgrafa [23]. Tudi uporabo zbirnika ilustrirajo na primeru linearnega digitalnega filtra, tokrat realiziranega v prostoru stanj, kot ga podajata enačbi

$$\begin{aligned} x(k+1) &= Ax(k) + bu(k) \\ y(k) &= cx(k) + du(k), \end{aligned}$$

kjer so A, b, c in d usredzne matrike in vektorji. Program bi se v primeru, ko so matrike in vektorji enodimenzionalni, glasil:


```
EQUATE HOST = 0;
MODULE PROC1 = 1;
INPUT P1,P2,P3,P4,P5,P6;
OUTPUT P13,P14;
LINK P7 = T1 (P1, P2);
LINK P8 = T2 (P3, P4);
LINK P9 = T3 (P2, P5);
LINK P10 = T4 (P4, P6);
LINK P11 = T5 (P7, P8);
LINK P12 = T6 (P9, P10);
LINK P13 = T7 (P11, );
LINK P14 = T8 (P12, );
FUNCTION T1 = MUL,QUEUE(Q1,1);
FUNCTION T2 = MUL,QUEUE(Q2,1);
FUNCTION T3 = MUL,QUEUE(Q3,1);
FUNCTION T4 = MUL,QUEUE(Q4,1);
FUNCTION T5 = ADD,QUEUE(Q5,1);
FUNCTION T6 = ADD,QUEUE(Q6,1);
FUNCTION T7 = OUT1(HOST,0);
FUNCTION T8 = OUT1(HOST,0);
MEMORY Q1 = AREA(1);
MEMORY Q2 = AREA(1);
MEMORY Q3 = AREA(1);
MEMORY Q4 = AREA(1);
MEMORY Q5 = AREA(1);
MEMORY Q6 = AREA(1);
```

Zgornji program se izvaja samo v procesorju PROC1, dejavaj je v algoritmu prisotna določena stopnja vzporednosti. Težava je v tem, da je potencialna vzporednost slabo razvidna, saj je to le enodimenzionalni zapis programskega (pod)grafa. Zato običajno poteka programiranje tako, da najprej konstruiramo programski graf, določimo vzporedno izvršljive podgrafe ter jih zapisemo v zbirniku. Zgornji program izhaja iz grafa, ki je podan na Sliki 13. Opazimo, da se lahko levni (izračun $x(k+1)$) in desni (izračun $y(k)$) del grafa izvršujejo vzporedno, zato levni del pripeljemo procesorju PROC1, desni del pa procesorju PROC2. Ustrezna programa, ki sta v tem primeru zelo podobna, sta podana na Sliki 13. Razlika med njima je le v tem, da PROC1 pošilja rezultat procesorju PROC2, medtem ko procesor PROC2 pošilja rezultat glavnemu procesorju HOST.

```

EQUATE PROC2 = 2;
MODULE PROC1 = 1;
INPUT P1,P2,P3,P4;
OUTPUT P13;
LINK P7 = T1 (P1, P2);
LINK P8 = T2 (P3, P4);
LINK P11 = T5 (P7, P8);
LINK P13 = T7 (P11, );
FUNCTION T1 = MUL,QUEUE(Q1,1);
FUNCTION T2 = MUL,QUEUE(Q2,1);
FUNCTION T5 = ADD,QUEUE(Q5,1);
FUNCTION T7 = OUT1(PROC2,D);
MEMORY Q1 = AREA(1);
MEMORY Q2 = AREA(1);
MEMORY Q5 = AREA(1);

```



```

EQUATE HOST = 0;
MODULE PROC2 = 2;
INPUT P2,P4,P5,P6;
OUTPUT P14;
LINK P9 = T3 (P2, P5);
LINK P10 = T4 (P4, P6);
LINK P12 = T6 (P9, P10);
LINK P14 = T8 (P12, );
FUNCTION T3 = MUL,QUEUE(Q3,1);
FUNCTION T4 = MUL,QUEUE(Q4,1);
FUNCTION T6 = ADD,QUEUE(Q6,1);
FUNCTION T8 = OUT1(HOST,D);
MEMORY Q3 = AREA(1);
MEMORY Q4 = AREA(1);
MEMORY Q6 = AREA(1);

```

Slika 13: Realizacija digitalnega filtra v prostoru stanj.

Pri večini programskih grafov je določanje vzporedno izvršljivih podgrahov zahtevno, kar narekuje razvoj metod za avtomatično iskanje vzporednosti ter optimizacijo glede na število uporabljenih procesorjev [4]. Zelo dobrodošel bi bil grafični zbirnik za generiranje kode neposredno iz programskega grafa ter pascalski ali C prevajalnik za generiranje in optimizacijo programskih grafov.

je v vseh procesorjih cel programski graf, vanj pa vstopajo le podatki o pripadajoči podslike. Razbitje glede na graf (program) pa pomeni, da prvi procesor opravi premik slike, drugi noremiranje, tretji rotacijo itd. To pomeni, da je v vsakem procesorju drug podgraf in vanj vstopajo podatki o celi sliki. Seveda pa je razbitje grafa smiselnlo le tedaj, ko se lahko podgrafi izvršujejo vzporedno.

4. ZAKLJUČEK

Rezultati testov opravičujejo uporabo večprocesorske arhitekture z μPD7281 [1]. Tako npr. rotacija binarne slike velikosti 512 X 512 točk zahteva 0.6s pri krožni povezavi treh procesorjev; en procesor pa potrebuje 1.5s. Za izračun funkcije $\cos(x)$ potrebuje en procesor 40μs, kaskada treh procesorjev pa 15μs. V splošnem se čas obdelave eksponentno zmanjšuje z večanjem števila uporabljenih procesorjev, kar pa ne neomejeno, saj se pri večjem številu procesorjev pojavijo zastoji pri pretoku vhodnih izhodnih paketov med procesorji. Zato je odvisno od same aplikacije, ali jo bomo razbili glede na podatke ali na programski graf. Vzemo npr. obdelavo slike, ki obsega naloge kot so premik, noremiranje, rotacija itd. Če se odločimo za razbitje glede na podatke, razbijemo sliko na podslike, tako da se vsaka podslika istočasno obdelava v svojem procesorju. To pomeni, da

5. LITERATURA

- [1] Chong Y.M.: Data Flow Chip Optimizes Image Processing, Computer Design, Oct. 15, 1984, pp.97-103
- [2] Jeffery T.: The μPD7281 Processor, Byte, November 1985, pp.237-246
- [3] μPD7281 Image Pipelined Processor, NEC Electronics, February 1985
- [4] Robić B., J.Silc: On Choosing a Plan for the Execution of Data Flow Program Graph, Informatica 3/86
- [5] Ohba N., T.Saito, Y.Hoshiko: Signal Processing on a Data-Flow Processor, Microprocessing and Microprogramming 14, 1984, pp.17-27