

MODEL DETEKTORJA KAOTIČNOSTI

Matej Šalamon, Tomaž Dogša

Univerza v Mariboru, Fakulteta za elektrotehniko računalništvo in informatiko,
Maribor, Slovenija

Kjučne besede: kaotična vezja, bifurkacijski diagram, modeliranje, simulatorji električnih vezij.

Izvleček: Kaotično vedenje elektronskih vezij je mogoče analizirati tudi s pomočjo simulatorjev analognih vezij. Začetek kaotičnega režima delovanja vezja lahko ocenimo s pomočjo univerzalne Feigenbaumove konstante in bifurkacijskih točk, ki jih odčitamo iz bifurkacijskega diagrama.

V prispevku je predstavljen model detektorja kaotičnosti, ki omogoča direktno tvorjenje bifurkacijskega diagrama s samim simulatorjem SPICE /6/. Brez tega bi sicer potrebovali dodatni program, ki bi omogočal avtomatsko izvajanje simulacij vezja pri različnih vrednostih bifurkacijskega parametra ter shranjevanje ekstremnih vrednosti signalov.

The Model of Chaoticness Detector

Key words: chaotic circuits, bifurcation diagram, modelling, circuit simulators.

Abstract: Almost all circuits under specific circumstances (choice of parameters, initial conditions, input signals etc.) can become chaotic /1/. Chaotic circuits can be used in the cryptography or as a test that shows simulator's non-repeatability /8/. In general, chaotic behaviour of the electronic circuits is not tolerated. Simulation experiments allow us to determine chaotic responses for various sets of parameters, calculation of Lyapunov exponents, entropy, construction of Poincaré planes, construction of bifurcation diagrams etc.

The determination of the chaotic regions requires two steps. First one is the manual construction of a bifurcation diagram which is a tedious work. While carefully changing the bifurcation parameter and running the simulation we must find peak values in the selected output signal. The bifurcation points are values of the bifurcation parameter where a qualitative change in circuit dynamics is noticed. In the bifurcation diagram we can observe bifurcation sequences or period-doublings that construct a tree (*Fig. 1*). If a period-doubling bifurcation from period-1 to period-2 occurs at a bifurcation parameter value a_1 and from period-2 to period-4 at a parameter value a_2 , then we can make a prediction of the parameter value a_∞ where chaos should appear (eq. (1)). However, we can not expect that this prediction is totally accurate. Firstly, because it is based on numbers a_1 and a_2 determined by the simulation and secondly, we have assumed that all measured bifurcation ratios are described by the Feigenbaum's constant. Nevertheless, after the bifurcation diagram is constructed it is easy to calculate the parameter value a_∞ which is a reasonable estimation of the region where chaos begins. This simple calculation is the second step toward the determination of the chaotic region.

Our goal was to simplify the construction of the bifurcation diagram by using the circuit simulator. The process of generating the bifurcation diagram was modelled by the special circuit that was called the chaoticness detector. With this bifurcation points based model we can easily detect the presence of circuit's chaotic behaviour.

This paper is structured as follows. In the second chapter the description of the bifurcation diagram and its use is presented. In the third chapter we describe in the detail the model of the chaoticness detector which comprises analogue memory where the peak values (*Fig. 3*) are stored and the model of time varying bifurcation parameter. The basic components of the analogue memory model are two capacitors and switches. The switches ensure that within each signal's period the capacitors store the maximum and minimum values of the signal.

In the fourth chapter we present the chaoticness detection of the Chua's circuit /9/. While the simulation runs, bifurcation parameter alters in time from the selected start to stop values. Signals peak values are kept in the peak values memory and with appropriate time step they are also stored in the output file. Based on these stored data we can easily plot a bifurcation diagram (*Fig. 6*) that enables a parameter a_∞ calculation.

The chaoticness detector can be used as an effective tool for analysis of the chaotic behaviour on the level of circuit simulators. The concept of the detector can also be used as a starting point for the practical implementation.

1 Uvod

Odkritje determinističnega kaosa v sredini šestdesetih let je pritegnilo pozornost številnih raziskav različnih znanstvenih področij: biologije, meteorologije, fizike, astrologije, kemije, medicine, elektronike, kriptologije. Analize različnih nelinearnih sistemov potrjujejo obstoj fenomena kaosa z značilnimi univerzalnimi zakonitostmi, lastnostmi in pojavi /2/, /3/. Eden takšnih pojavov je pojav bifurkacij, katerih število postane v primeru kaotičnega obnašanja neskončno veliko.

Kaotičnost je mogoče zaznati /1/, /2/, /4/, /5/, /6/, /7/ npr. z opazovanjem trajektorij v prostoru stanj, z različnimi analizami časovnih potekov signalov v vezju, s Poincaréjevimi prerezi atraktorjev, z izračuni Lyapunovih eksponentov, z entropijo, z analizo bifurkacijskih diagramov itd.

V prispevku smo se osredotočili na detekcijo kaotičnosti elektronskih vezij s pomočjo bifurkacijskega diagrama. Ker obnašanje analognih vezij najpogosteje analiziramo s pomočjo simulatorjev analognih vezij /6/, smo izdelali model detektorja kaotičnosti, ki je primeren za uporabo v tovrstnih simulatorjih. Namenjen je izračunu ocene mejne vrednosti bifurkacijskega parametra, pri kateri se običajno obnašanje vezja spremeni v kaotično.

Delovanje modela temelji na načinu detektiranja kaotičnosti s pomočjo bifurkacijskih točk. Ta način je opisan v drugem poglavju. Bifurkacijske točke odčitamo iz bifurkacijskega diagrama, ki ga dobimo na osnovi analize, v vezju izbranega signala. Iz njega izločimo vse lokalne ekstremne vrednosti (minimuma ali maksimuma) in jih, v odvisnosti od spremenljivega bifurkacijskega parametra, grafično prikažemo v bifurkacijskem diagramu. Ker simulatorji ne omogočajo iskan-

ja lokalnih ekstremnih vrednosti, je za to potrebno uporabiti še dodatna matematična orodja /8/, /7/, ki omogočijo naknadno analizo signalov, dobljenih z več predhodno izvedenimi simulacijami vezja, pri različnih vrednostih bifurkacijskega parametra. Dodatnim programom in naknadnim analizam se lahko izognemo z uporabo modela detektorja kaotičnosti, s katerim je mogoče bifurkacijski diagram tvoriti s samim simulatorjem.

Model detektorja kaotičnosti, ki je opisan v tretem poglavju, sestavlja model časovno spremenljivega bifurkacijskega parametra in model analognega pomnilnika ekstremnih vrednosti.


V četrtem poglavju je predstavljen konkretni primer detekcije kaotičnosti Chujevega oscilatorja /9/.

2 Detektiranje kaotičnosti

Kvalitativne spremembe v obnašanju nekega vezja, ki nastopijo zaradi spremembe njegovih parametrov, imenujemo *bifurkacije*. Parameter, s katerim je na te spremembe mogoče vplivati, imenujemo *bifurkacijski parameter*. Vrednosti bifurkacijskega parametra, pri katerih te spremembe nastopajo, imenujemo *bifurkacijske točke*.

Bifurkacije je več vrst /1/. Pri vezjih višjega reda so bifurkacije lahko zelo kompleksne. Različne vrste bifurkacij lahko vodijo v kaotično obnašanje vezja, če se le-te zaradi spremembe bifurkacijskega parametra pričnejo ponavljati.

Prehod bifurkacij v kaotični režim delovanja je mogoče zelo nazorno prikazati s pomočjo bifurkacijskega drevesa oziroma *bifurkacijskega diagrama*. Zgled takšnega diagrama prikazuje slika 1.



Slika 1: Bifurkacijski diagram in bifurkacijske točke a_1, a_2, \dots, a_n .

Fig. 1: The bifurcation diagram and the bifurcation points a_1, a_2, \dots, a_n .

Bifurkacijski diagram predstavlja odvisnost lokalnih ekstremnih vrednosti izbrane spremenljivke stanja od vrednosti bifurkacijskega parametra. Vrednosti bifurkacijskega parametra, pri katerih nastopijo kvalitativne spremembe obnašanja vezja, so označene kot bifurkacijske točke: a_1, a_2, \dots, a_n . Pri vrednostih bifurkacijskega parametra manjših od a_1 , se vezje obnaša kot običajen oscilator, kar kaže zvezno naraščajoč potek ekstremnih vrednosti. Spremenljivka stanja zavzame v tem primeru le eno ekstremno vrednost, kar pomeni, da vezje oscilira s konstantno amplitudo.

Pri bifurkacijskem parametru, večjem od a_1 , nastopi prva cepitev - bifurkacija. Vezje se obnaša kot oscilator, katerega izhodni signal je sicer periodičen, znotraj periode pa sta prisotni dve različni amplitudi oziroma lokalna ekstrema. Naslednje cepitve, ki se pojavijo v točkah a_2, a_3, a_4 itd., so vse pogostejše, kar v praksi otežuje njihovo natančno določitev. Neperiodično, kaotično obnašanje vezja nastopi šele v točki a_∞ , ko postane število različnih lokalnih ekstremov neskončno. Ker je to točko z meritvijo ali simulacijo nemogoče natančno določiti, jo lahko na osnovi univerzalne konstante δ ter poznavanja točk a_1 in a_2 , le ocenimo /10/:

$$a_\infty = (a_2 - a_1) \cdot \left(\frac{1}{\delta - 1} \right) + a_2 \quad (1)$$

δ je Feigenbaumova konstanta oziroma limita vrste, ki jo tvorijo razmerja bifurkacijskih točk:

$$\delta \equiv \lim_{k \rightarrow \infty} \frac{a_k - a_{k-1}}{a_{k+1} - a_k} = 4,6692016\dots \quad (2)$$

Gre za univerzalno in eksperimentalno določeno konstanto, ki se pojavlja v vseh kaotičnih sistemih.

Ker so bifurkacijske točke zmeraj povezane s to konstanto, lahko na osnovi poznavanja vsaj dveh ocenimo vrednost bifurkacijskega parametra a_∞ in tako ocenimo začetek kaotičnega vedenja vezja.

Detekcija kaotičnega režima delovanja vezja je torej povezana z iskanjem in določitvijo lokalnih ekstremnih vrednosti izbranega signala vezja, določitvijo bifurkacijskega diagrama ter z oceno bifurkacijske točke a_∞ .

3 Model detektorja kaotičnosti analognih elektronskih vezij

Kaotično obnašanje vezij lahko analiziramo s pomočjo simulatorjev analognih vezij, v povezavi z dodatnimi matematičnimi orodji, ki omogočajo dodatno, naknadno obdelavo rezultatov simulacij. Tej se lahko izognemo z uporabo dodatnih modelov za simulator, ki omogočajo neposredno obdelavo vmesnih rezultatov simulacije. Tovrstni modeli predstavljajo vezja, ki se lahko priključijo ali dodajo k vezju, katerega obnašanje želimo analizirati. Običajno vsebujejo poleg osnovnih gradnikov (uporov, kondenzatorjev, tuljav, napetostnih in tokovnih virov...) še elemente, kmiljene na osnovi različnih matematičnih izrazov ali ukazov posebnega skriptnega jezika¹ /11/.

1 Npr. ICL – (Interactive Command Language) skriptni jezik simulatorja IsSpice4.

Prispevek predstavlja model detektorja kaotičnosti, ki omogoča direktno tvorjenje bifurkacijskega diagrama s samim simulatorjem. Brez tega bi sicer potrebovali dodatni program, ki bi omogočal avtomatsko izvajanje simulacij vezja pri različnih vrednostih bifurkacijskega parametra ter detekcijo in določitev ekstremnih vrednosti v simuliranih časovnih potekah.

Model detektorja sestavlja:

- model časovno spremenljivega bifurkacijskega parametra in
- model analognega pomnilnika lokalnih ekstremnih vrednosti.

Bifurkacijski parameter je lahko v splošnem poljuben parameter vezja, npr.: upornost, kapacitivnost, ojačenje, temperatura, napetost. Njegovo spremenjanje v izbranem intervalu lahko zagotovimo s pomočjo spremenljive napetosti ali toka.

Izvedba modela časovno spremenljivega bifurkacijskega parametra je odvisna predvsem od vrste samega parameters in možnosti deklaracije njegovih vrednosti. Zaradi tega je potrebno model spremenljivega bifurkacijskega parametra prilagoditi obravnavanemu kaotičnemu vezju in ga ni mogoče posplošiti.


V četrtem poglavju je opisan primer modela časovno spremenljive upornosti, uporabljene kot bifurkacijski parameter Chujevega oscilatorja.

Ker simulatorji analognih vezij ne vsebujejo modelov, ki bi omogočali iskanje in shranjevanje posameznih ekstremnih vrednosti signalov, smo za model detektorja kaotičnosti potrebovali model analognega pomnilnika lokalnih ekstremnih vrednosti.

3.1 Model analognega pomnilnika ekstremnih vrednosti signala

Analogni pomnilnik ekstremnih vrednosti vhodnega signala $u_{vh}(t)$ omogoča začasno shranjevanje njegovih ekstremnih vrednosti. Ekstremna vrednost signala se najprej detektira in nato zadrži na izhodu vezja $u_{izh}(t)$ vse do naslednje, nove, ekstremne vrednosti. Način pomnjenja ekstremnih vrednosti temelji na polnjenju in praznjenju kondenzatorja C, z napetostjo vhodnega signala $u_{vh}(t)$, preko stikala S, kar prikazuje slika 2.

Stikalo S, ki je krmiljeno s krmilno napetostjo $u_{krmilna}(t)$, se mora vklopiti tik pred nastopom ekstremne vrednosti, izklopiti pa v trenutku, ko ekstremna vrednost nastopi. Trenutek vklopa stikala in časovna konstanta polnjenja kondenzatorja, določena z vklopno upornostjo stikala R_{ON} in kapacitivnostjo kondenzatorja C, morata zagotoviti, da se kondenzator v času vklopa napolni na napetost, čim bližje ekstremni.




Slika 2: Način delovanja pomnilnika ekstremnih vrednosti. $u_{vh}(t)$ in $u_{izh}(t)$ – časovna poteka vhodnega in izhodnega signala.

Fig. 2: A signal peak values storage method. $u_{vh}(t)$ and $u_{izh}(t)$ are an input and an output signals.

V trenutku prisotnosti ekstremne vrednosti se stikalo izklopi. S tem se povezava med vhodom in kondenzatorjem prekine, kar povzroči praznjenje kondenzatorja preko izklopne upornosti stikala R_{OFF} . Če je ta dovolj velika, se vrednost napetosti na kondenzatorju, do naslednjega ponovnega vklopa stikala, bistveno ne spremeni. V takšnem primeru predpostavljamo, da se v času izklopljenega stikala na kondenzatorju ohranja konstantna, ekstremna vrednost vhodnega signala.

Kadar želimo shranjevati tako minimalne kot maksimalne ekstremne vrednosti, moramo uporabiti dva kondenzatorja in dve stikali, ki ju je potrebno ločeno krmiliti.

Model analognega pomnilnika lokalnih ekstremnih vrednosti vhodnega signala, primeren za simulator² SPICE, prikazuje slika 3. Na vhod (in) modela je priključen vhodni signal, iz katerega se izločijo njegove lokalne ekstremne vrednosti. Minimalne se ohranijo na izhodu npeak, maksimalne pa na izhodu peak.



Slika 3: Model analognega pomnilnika ekstremnih vrednosti signala, primeren za simulator IsSpice4.

Fig. 3: The IsSpice4 model of the peak values analog memory.

Kondenzator C1 služi začasnemu shranjevanju minimalnih vrednosti, kondenzator C2 pa maksimalnih. Z ustreznim krmiljenjem stikal X1 in X2 zagotovimo, da se oba kondenzatorja pravočasno napolnita in zadržita ekstremni vrednosti. Krmiljenje stikal se izvaja na osnovi izračunanih trenutnih vrednosti prvega in drugega odvoda vhodnega signala. Oglejmo si podrobnosti.

Ekstremne vrednosti vhodne napetosti nastopajo zmeraj v trenutkih, ko je vrednost prvega odvoda vhodnega signala

enak nič, detekcija lokalnih minimumov oziroma maksimumov pa zahteva še poznavanje vrednosti drugega odvoda vhodnega signala. Obstoj lokalnega minimuma je pogojen s pozitivno vrednostjo drugega odvoda, lokalnega maksima pa z negativno vrednostjo. Izračun trenutnih vrednosti prvega in drugega odvoda vhodnega signala omogočata diferenciatorja A2 (prvi odvod) in A3 (drugi odvod).

Zaradi lažjega razumevanja krmiljenja stikal v nadaljevanju predpostavimo, da je vhodni signal $u_{vh}(t)$ kosinusne oblike, s časovno spremenljivo amplitudo $A(t)$ in frekvenco $f(t)$:

$$u_{vh}(t) = A(t) \cdot \cos(2 \cdot \pi \cdot f(t) \cdot t) \quad (3)$$

Njegov prvi odvod opisuje izraz:

$$\begin{aligned} \frac{du_{vh}(t)}{dt} &= \frac{dA(t)}{dt} \cdot \cos(2 \cdot \pi \cdot f(t) \cdot t) - \\ &- 2 \cdot \pi \cdot A(t) \cdot \left(\frac{df(t)}{dt} \cdot t + f(t) \right) \cdot \sin(2 \cdot \pi \cdot f(t) \cdot t) \end{aligned} \quad (4)$$

Če predpostavimo, da so časovne spremembe amplitud in frekvence dovolj majhne, se izraz (4) lahko poenostavi:

$$\frac{du_{vh}(t)}{dt} \approx -2 \cdot \pi \cdot A(t) \cdot f(t) \cdot \sin(2 \cdot \pi \cdot f(t) \cdot t) \quad (5)$$

Vidimo, da je amplituda časovnega poteka odvoda v takšnem primeru kar sorazmerna produktu trenutnih vrednosti frekvence in amplitude vhodnega signala.

Če želimo stikali X1 in X2 krmiliti z vrednostmi odvodov, je potrebno te predhodno normirati. Normiramo jih s predvideno maksimalno vrednostjo frekvence f_{max} in amplitude A_{max} vhodnega signala: $(2 \cdot \pi \cdot A_{max} \cdot f_{max})$. Na podoben način izvedemo še normiranje drugega odvoda. Normiranje prvega in drugega odvoda izvedeta napetostno krmiljena vira B4 oziroma B5.

Stikali X1 in X2 sta neposredno krmiljeni s krmilnima napetostma v vozliščih $v(vpisimax)$ in $v(vpisimin)$, ki jih dajeta krmiljena vira B1 in B2. Vklopljeni sta, kadar sta krmilni napetosti pozitivni, izklopljeni kadar sta enaki nič.

Upornost stikal ob vklopu R_{ON} je obratno sorazmerna vrednosti krmilne napetosti. Če izberemo, da je vrednost krmilne napetosti ob vklopu $1/R_{ON}$ in, da je $R_{ON}=1\Omega$, je časovna konstanta polnjenja kondenzatorja:

$$\tau_{ON} = R_{ON} \cdot C \quad (6)$$

določena samo z vrednostjo kondenzatorja C.

Napetost krmiljenega vira B1 skrbi za vklop in izklop stikala X1 oziroma določa interval polnjenja kondenzatorja C1 ter interval zadrževanja minimalne vrednosti na izhodu $npeak$. Podobno funkcijo ima krmiljen vir B2, s katerim je krmiljen vklop in izklop stikala X2 oziroma interval polnjenja kondenzatorja C2 ter interval zadrževanja maksimalne vrednosti na izhodu $peak$.

Stikali se vklopita, če so izpolnjeni določeni pogoji. X1 je vklopljeno kadar je vrednost drugega odvoda pozitivna in

hkrati vrednost prvega odvoda negativna in večja od negativne referenčne napetosti V_{ON} . Referenčno napetost zagotavlja napetostni vir B3 in je prisotna v vozlišču $v(VON)$.

Podobno velja za krmiljenje stikala X2 preko katerega se polni kondenzator C2. Vklopljeno je samo, če je vrednost drugega odvoda negativna in hkrati vrednost prvega odvoda pozitivna ter manjša od referenčne napetosti V_{ON} .

Referenčna napetost predstavlja tisto vrednost prvega odvoda, pri kateri se mora stikalo vklopiti, da se bo kondenzator v času "t napolnil na ekstremno vrednost napetosti vhodnega signala z dopustnim odstopanjem $\pm \Delta u$.

Če zahtevamo, da se pri maksimalni frekvenci vhodnega signala in pri spremembi ekstremne vrednosti iz 0V na 1V zadržana napetost na kondenzatorju ne sme razlikovati od prave ekstremne vrednosti za več kot $\pm 0,001\%$, lahko izračunamo potreben čas polnjenja kondenzatorja C:

$$\Delta t = \frac{\alpha \cos(1 - \Delta u)}{360 \cdot f_{max}} = \frac{\alpha \cos(0,999)}{360 \cdot f_{max}} = \frac{2,56}{360 \cdot f_{max}} \quad (7)$$

Sedaj lahko izračunamo še referenčno napetost V_{ON} pri kateri se mora stikalo vklopiti, da bo čas polnjenja kondenzatorja enak Δt . Ker se kondenzator prične polniti zmeraj za čas Δt pred nastopom ekstremne vrednosti, ko je vrednost odvoda enaka nič, lahko ob upoštevanju izraza (7) in normiranega prvega odvoda, izračunamo vrednost referenčne napetosti:

$$\begin{aligned} V_{ON} &= \sin(2 \cdot \pi \cdot f_{max} \cdot t_{ON}) = \sin\left(2 \cdot \pi \cdot f_{max} \cdot \left(\frac{1}{2 \cdot f_{max}} - \Delta t\right)\right) = \\ &= \sin\left(\pi \cdot \left(1 - \frac{2 \cdot \alpha \cos(1 - \Delta u)}{360}\right)\right) = 54,02 mV \end{aligned} \quad (8)$$

Vidimo, da je ob zgornjih zahtevah referenčna napetost konstantna oziroma neodvisna od frekvence vhodnega signala.

Zahtevajmo še, da se kondenzator napolni na 99,9% končne vrednosti v času $6,9 \cdot \tau_{ON}$. Če upoštevamo, da je ta čas enak času Δt in, da je $R_{ON}=1\Omega$, lahko izračunamo vrednost kondenzatorja $C=C1=C2$ pri kateri bo, pri maksimalni frekvenci vhodnega signala, odstopanje zadržanih ekstremnih vrednosti od dejanskih, manjša od $\Delta u=0,999\%$:

$$C = \frac{\Delta t}{6,9 \cdot R_{ON}} = \frac{\alpha \cos(1 - \Delta u)}{6,9 \cdot 360 \cdot f_{max} \cdot R_{ON}} = \frac{1}{969,3 \cdot f_{max}} \quad (9)$$

Pri frekvencah nižjih od f_{max} bo omenjeno odstopanje kvečjemu manjše od $\pm 0,001\%$.

Kakor hitro pogoja za vklop stikal nista izpolnjena, stikali izklopita in s tem prekineta povezavo med vhodom in kondenzatorjem. V času izklopljenih stikal se na kondenzatorjih ohranita trenutni ekstremni vrednosti vhodnega signala. Ti se bistveno ne spremenita, če izberemo dovolj veliko izklopno upornost (R_{OFF}) stikal oziroma dovolj veliko izklopno časovno konstanto:


$$\tau_{OFF} = R_{OFF} \cdot C \quad (10)$$

Natančnost opisanega modela pomnilnika je odvisna od dopustnega odstopanja zadržanih ekstremnih vrednosti, izbranih vrednosti časovnih konstant ob vklopu in izklopu stikal, dopustnega maksimalnega časa integriranja³ in izbranega časa trajanja simulacije. Večja natančnost je pogojena z dlje trajajočo simulacijo.

4 Rezultati detekcije kaotičnosti Chujevega oscilatorja

V številnih znanstvenih prispevkih zasledimo različna vezja, ki se lahko obnašajo kaotično. Gre za preprosta RLC-vezja, raznovrstne oscilatorje, kapacitivno "preklopna" vezja, digitalne filtre, flip-flope, adaptivna sita, napajalnike in pretvornike, močnostna vezja /1/. Najpogosteje obravnavano kaotično vezje je prav gotovo *Chujev oscilator* /9/ (slika 4), ki smo ga v prispevku obravnavali kot vzorčno vezje v katerem smo, s pomočjo modela detektorja kaotičnosti, detektirali mejo med periodičnim in kaotičnim osciliranjem.

Detekcijo kaotičnosti smo izvedli na osnovi analize časovnega poteka napetosti⁴ na kondenzatorju C1. Pri tem smo uporabili simulator IsSpice4, verzija 8.11 /11/. Za bifurkacijski parameter smo izbrali⁵ upornost R2, ki smo jo spremenili v intervalu med $1800\Omega \leq R2 \leq 1860\Omega$, s čimer




Slika 4: Chujev oscilator /9/.

Fig. 4: The Chua's oscillator /9/.

3 Parameter t_{max} pri časovni analizi.

4 Enake rezultate bi dobili z analizo napetosti na kondenzatorju C2 ali toka skozi tuljavo L1.

5 Bifurkacijski parameter je lahko tudi kapacitivnost kondenzatorja C2.



Slika 5: Model detektorja kaotičnosti v povezavi s Chujevim oscilatorjem.

Fig. 5: The Chua's oscillator wired to the model of chaoticness detector.

smo dosegli vse pomembne kvalitativne spremembe v obnašanju vezja: običajno harmonično osciliranje vezja se je preko bifurkacij spremenilo v kaotično.

Mejno vrednost bifurkacijskega parametra, pri kateri se nekaotični režim delovanja vezja spremeni v kaotičnega, smo detektirali glede na enačbo (1), na osnovi prvih dveh bifurkacijskih točk v bifurkacijskem diagramu. Slednjega smo določili s simulacijo vezja, prikazanega na sliki 5. Ta

slika prikazuje povezavo Chujevega oscilatorja z modelom detektorja kaotičnosti, ki ga sestavljata časovno spremenljiva upornost R2 in model analognega pomnilnika lokalnih ekstremnih vrednosti.

Časovno spremenljivo upornost smo modelirali s pomočjo časovno odvisnega napetostnega vira V1 in upornosti R2. Napetost vira V1 oziroma napetost v vozlišču v(Rsp) smo spremenjali linearno od vrednosti 1860 do 1800. Padajočo napetost smo povezali z upornostjo R2 tako, da smo vrednost upora R2 opisali z izrazom: $r=v(Rsp)+1p$.

Glede na osnovno frekvenco oscilatorja ($f=3751\text{Hz}$), določeno z vrednostjo tuljave L1 in kondenzatorja C1 ter pričakovano maksimalno amplitudo signala v opazovanem vozlišču ($A_{\max}=1\text{V}$), smo izračunali potrebne parametre modela pomnilnika ekstremnih vrednosti.

Pri izbrani maksimalni frekvenci opazovanega signala $f_{\max}=3,8\text{kHz}$, smo po enačbi (9) izračunali še vrednosti kondenzatorjev C1 in C2: $C1=C2=C=271.5\text{nF}$. Za vrednosti vklopne in izklopne upornosti stikal smo izbrali: $R_{ON}=1\Omega$, $R_{OFF}=1\text{T}\Omega$.

Izvedli smo časovno analizo (TRAN), z naslednjimi vrednostmi parametrov: $tstep=1/3751$, $tstart=50\cdot tstep$, $tmax=6,9\cdot R_{ON}\cdot C/9$, $tstop=4\text{s}$. Z izbrano vrednostjo parametra $tstep$ smo dosegli, da so se v izhodno datoteko shranjevale ekstremne vrednosti le enkrat na periodo opazovanega signala. S tem smo onemogočili nepotrebeno shranjevanje velikega števila enakih ekstremnih vrednosti znotraj periode.


S parametrom $tstart$ smo določili čas pričetka shranjevanja ekstremnih vrednosti v izhodno datoteko in s tem izločili nepotrebeno informacijo o začetnem prehodnem pojavu v vezju.

Parameter $tmax$, ki določa maksimalni dopustni korak integriranja, smo izbrali glede na najmanjšo časovno konstanto v vezju. V našem primeru je to časovna konstanta polnjenja kondenzatorjev v modelu pomnilnika ekstremnih vrednosti, ki znaša $1,87\mu\text{s}$.

Končni čas simulacije $tstop$ smo izbrali tako, da se je v času simulacije, pri spremenljivi vrednosti upora R2, v izhodno datoteko shranilo dovolj ekstremnih vrednosti, potrebnih za določitev bifurkacijskega diagrama. Z izbranim časom $tstop=4\text{s}$ smo tako dosegli, da se je upornost R2 vsakoučinku periodu zmanjšala za $4\text{m}\Omega$, kar predstavlja tudi izbran korak spremenjanja bifurkacijskega parametra.

Rezultat izvedene simulacije sta bifurkacijska diagrama, prikazana na sliki 6.

Pri bifurkacijskem diagramu, označenim s številko 1, predstavljajo vrednosti na ordinatni osi vrednosti minimalnih napetosti, pri diagramu označenem s številko 2 pa vrednosti maksimalnih napetosti na kondenzatorju C1. Vrednosti na abscisni osi predstavljajo vrednosti bifurkacijskega parametra oziroma upornost upora R2.



Slika 6: Bifurkacijska diagrama Chujevega oscilatorja, dobijena s simulatorjem IsSpice4.

Fig. 6: The bifurcation diagrams of the Chua's oscillator, simulated with the IsSpice4 simulator.

Bifurkacijske točke, ki jih lahko odčitamo iz enega ali drugega bifurkacijskega diagrama, so zapisane v tabeli 1.

Table 1: The bifurcation points of the Chua's oscillator.

Bifurkacijska točka	Vrednost upora R2	Vrsta trajektorije
a_1	1851.25Ω	Pojav limitnega cikla s periodo 2
a_2	1835.79Ω	Pojav limitnega cikla s periodo 4
a_3	1832.50Ω	Pojav limitnega cikla s periodo 8

Natančnost položaja posameznih točk bifurkacijskega diagrama je odvisna predvsem od izbrane natančnosti merjenja lokalnih ekstremnih vrednosti, izbranega koraka bifurkacijskega parametra in maksimalnega časa integriranja. Z ozirom na prej izbrane zahteve pričakujemo, da se bifurkacijska točka pojavi kakor hitro se sosednji ekstremni vrednosti amplitud razlikujeta za več kot $\pm 0,001\%$.

S pomočjo dobljenih bifurkacijskih točk in enačbe (1) smo ocenili, da bo osciliranje Chujevega oscilatorja kaotično, kakor hitro bo vrednost upornosti R2 manjša od $1831,57\Omega$.

5 Sklep

Pri približevanju bifurkacijskega parametra k vrednosti, ki ločuje običajno in deterministično naključno – kaotično vedenje, postane vezje izredno občutljivo. Zaradi hiperobčutljivosti te mejne vrednosti natančno ni mogoče predvideti. S pomočjo bifurkacijskega diagrama jo lahko le ocenimo.

V prispevku smo predstavili model detektorja kaotičnosti, ki omogoča direktno tvorjenje bifurkacijskega diagrama s

pomočjo samega simulatorja SPICE. Tvorjenje bifurkacijskega diagrama bi sicer zahtevalo uporabo dodatnega orodja, ki bi omogočalo avtomatsko izvajanje simulacij vezja pri različnih vrednostih bifurkacijskega parametra ter shranjevanje ekstremnih vrednosti signalov.

Pokazali smo, da lahko z ustreznimi parametri modela detektorja in časovne analize dosežemo 0,001% natančnost izračuna bifurkacijskih točk oziroma mejne vrednosti bifurkacijskega parametra, ki ločuje običajni režim delovanja vezja od kaotičnega.

Uporabnost modela detektorja kaotičnosti smo predstavili s primerom detekcije kaotičnosti Chujevega oscilatorja. Sicer je model detektorja mogoče uporabiti tudi pri ocenjevanju neponovljivosti rezultatov simulacij /8/ in kot izhodišče za praktično implementacijo.

6 Literatura

- /1/ M. J. Ogorzałek: *Chaos and complexity in nonlinear electronic circuits*, World Scientific, Series A, letnik 22, 1997.
- /2/ P. Faure, H. Korn: *Is there chaos in the brain? I. Concepts of nonlinear dynamics and methods of investigation*, letnik 324, št. 9, september 2001 , str. 773-793.
- /3/ T. S. Parker, L.O. Chua: *Chaos: A tutorial for engineers*, Proceedings of the IEEE, letnik 75, št. 8, avgust 1987, str. 982-1008.
- /4/ C.W. Wu, N. F. Rul'kov: *Studying chaos via 1-D maps-A Tutorial*, IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, letnik 40, št. 10, oktober 1993, str. 707 -721.
- /5/ M. Suneel: *Electronic Circuit Realization of the Logistic Map*, Sadhana - Academy Proceedings in Engineering Sciences, Indian Academy of Sciences, letnik 31, št. 1, februar 2006, str. 69-78.

- /6/ D. C. Hamill: *Learning about chaotic circuits with SPICE*, IEEE Transactions on Education, letnik 36, št. 1, februar 1993, str. 28 - 35.
- /7/ M. Stork, J. Hrusak, D. Mayer: *Chaos in Simple Nonlinear Systems and Chaotic Systems Simulation and Implementation*, Applied Electronics, 2006, International Conference on 6-7 Sept. 2006 str. 193-196.
- /8/ M. Šalamon, T. Dogša: *Problem neponovljivosti simulacij električnih vezij*, Informacije MIDEM, 2004, letnik 34, št. 1, str. 11-17.
- /9/ M. P. Kennedy: *Three steps to chaos. II. A Chua's circuit primer*, IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, letnik 40, št. 10, oktober 1993, str. 657-674.
- /10/ R. C. Hilborn: *Chaos and Nonlinear Dynamics, an Introduction for Scientists and Engineers*, Oxford University Press, 2000, Second Edition.
- /11/ Intusoft: *ICAP/4 IsSpice4 user's guide*, Intusoft 1988-1996.

Doc. dr. Matej Šalamon
Izr. prof. dr. Tomaž Dogša
oba UNIVERZA V MARIBORU
FAKULTETA ZA ELEKTROTEHNIKO,
RAČUNALNIŠTVO IN INFORMATIKO
2000 Maribor, Smetanova 17, Slovenija
E-mail: matej.salamon@uni-mb.si, tdogsa@uni-mb.si

Prispelo (Arrived): 01.09.2008 Sprejeto (Accepted): 09.06.2009