ERK'2022, Portorož, 280-283 280 Ocena velikosti parazitnih parametrov tiskanega vezja enosmernega vmesnega tokokroga Andraˇ z Rihar 1 , Tim Novak 1 , Peter Zajec 1 1 Fakulteta za elektrotehniko, Univerza v Ljubljani E-poˇ sta: andraz.rihar@fe.uni-lj.si Estimation of parasitic parameters of a DC link printed circuit board Modern applications due to their ever-increasing demands require operation at high switching frequencies and with high dynamic. Consequently, negative effects of para- sitic parameters of active components, as well as printed circuit boards (PCBs) are becoming increasingly evident and thoroughly studied. The paper presents estimation of parasitic parameters in a DC link PCB with distributed capacitors, performed by simulation with Ansys Q3D Ex- tractor. Extracted parameters are cross-checked with re- sults of dedicated measurements with approximately 10 % of detected deviation. Results verify the suitability of the proposed approach, showing good potential for future use in the study of multi-leg DC/DC converter asymmetry. 1 Uvod V zadnjih desetletjih smo na ˇ stevilnih podroˇ cjih (avtomo- bilska industrija, bela tehnika, teˇ zka industrija) priˇ ca po- speˇ seni elektrifikaciji. Aplikacije postajajo naprednejˇ se, zahtevnejˇ se, poslediˇ cno pa kompleksnejˇ se. Te zahteve naslavljamo z uporabo pretvornikov elektriˇ cne energije, najsi bodo to razsmerniki, usmerniki, presmerniki, itn. Veˇ cina moˇ cnostnih pretvornikov vkljuˇ cuje nekaj bi- stvenih sklopov in sicer obiˇ cajno logiˇ cno-krmilni sklop, moˇ cnostni del (stikalni elementi), merilni del ter enosmer- ni vmesni tokokrog (angl. DC link). Pasivne in aktivne komponente so obiˇ cajno razporejene in nameˇ sˇ cene na ti- skano vezje (angl. Printed Circuit Board), kjer so pove- zane z vezicami razliˇ cnih gabaritov. Ob nenehnem poveˇ cevanju obratovalnih frekvenc in dinamike preklopov stikalnih pretvornikov, s ˇ cimer se po- skuˇ sa poveˇ cati kompaktnost in izkoristek naprav, priha- jajo vedno bolj do izraza parazitni parametri posameznih komponent, kot tudi vplivi samega tiskanega vezja. Pri- haja lahko do pomembnih odstopanj v delovanju naprav, morebitnih neenakomernih obremenitev komponent, hi- trejˇ sega staranja, itn. Odstopanja med idealnim (naˇ crtovanim) in realnim (izvedenim) stanjem se ocenjuje na razliˇ cne naˇ cine. Naj- zanesljivejˇ si pristop je izvedba meritev prototipov, a je ta naˇ cin v primeru postopka optimizacije v veˇ c korakih lahko ˇ casovno, predvsem pa finanˇ cno zahteven. Kot alternativa se porajata analitiˇ cni in numeriˇ cni pri- stop s simulacijami. Analitiˇ cni pristop se opira na Maxwel- love enaˇ cbe in Biot-Savartov zakon, vendar je praktiˇ cno vedno podvrˇ zen predpostavkam poenostavitve geometrije, s ˇ cimer doseˇ zemo, da so izraˇ cuni ˇ se obvladljivi [1]. Pristop z numeriˇ cnimi simulacijami zahteva obˇ cutno raˇ cunsko moˇ c, vendar omogoˇ ca enostavno prototipira- nje, celovite parametriˇ cne analize in razmeroma dobro toˇ cnost rezultatov. V tem oziru na podroˇ cju optimiza- cije razporeditve komponent na tiskanem vezju v smi- slu zmanjˇ sevanja parazitnih parametrov (induktivnosti in upornosti) prednjaˇ cijo programi na osnovi metode kon- ˇ cnih elementov (angl. Finite Element Analysis), pred- vsem programa Ansys Q3D Extractor [2] ter PathWave Advanced Design System (Keysight Technologies) [3]. Avtorji med drugim poroˇ cajo o uporabi Q3D Extractor- ja za oceno parazitnih parametrov modulov moˇ cnostnih tranzistorjev [2], posameznih tranzistorskih vej [4] in ce- lotnih razsmernikov [5]. Pristop je uporaben za minimizacijo parazitnih para- metrov zbiralk enosmernega vmesnega tokokroga (angl. DC link busbars), o ˇ cemer poroˇ ca veˇ c avtorjev. Aliza- deh et al. uporabijo Q3D za optimizacijo zbiralk DC linka, kjer pa se osredotoˇ cijo na celokupno nadomestno impedanco. Parazitno upornost, induktivnost in kapaci- tivnost DC linka ocenijo na prikljuˇ ckih, kar validirajo z meritvijo impedance z Bode100 analizatorjem [6]. Po- dobno s Q3D parazitne induktivnosti laminiranih veˇ csloj- nih zbiralk ovrednotijo tudi Popova et al. ter Chen et al., vendar se osredotoˇ cajo bolj na komutacijske zanke dvo- [7] in veˇ cnivojskih razsmernikov [8]. Pregled podroˇ cja pokaˇ ze, da je uporaba Q3D za oceno parazitnih parametrov tiskanin ˇ ze zrela in razmeroma do- bro raziskana tema. Opisane so ˇ stevilne aplikacije, re- zultati pa so zanimivi in uporabni. V nedavnih ˇ clankih avtorji opisujejo analizo DC linka z vidika minimizacije celokupnih parazitnih parametrov in obravnavajo DC link kot celoto, tudi kadar je izveden z distribuiranimi kon- denzatorji [9]. ˇ Zal taka analiza ne podaja vpogleda v po- razdelitev tokov skozi posamezne kondenzatorje, v pojav morebitnih asimetrij in neenakomernih obremenitev. Da bi osvetlili ˇ se to podroˇ cje, ˇ clanek predlaga upo- rabo Q3D Extractor-ja za oceno parazitnih parametrov tiskanega vezja enosmernega vmesnega tokokroga z di- stribuiranimi kondenzatorji s poudarkom na upoˇ stevanju vseh prikljuˇ cnih sponk in ovrednotenju morebitne asime- triˇ cnosti povezav. 281 a) b) Slika 1: a) Pogled od zgoraj na tridimenzionalni model tiska- nega vezja enosmernega vmesnega tokokroga in b) zgornji ba- kreni sloj tiskanega vezja (pozitiven pol). V b) so prikazana vozliˇ sˇ ca mreˇ ze na zgornji (ˇ crna barva) in spodnji strani (rdeˇ ca barva) tiskanega vezja. 2 Metodologija Izvedena je bila analiza tiskanega vezja enosmernega vme- snega tokokroga, ki je predvidena za projekt DC/DC pre- tvornika z dvosmernim pretokom elektriˇ cne energije. Na- ˇ crtovano tiskano vezje predstavlja vmesni ˇ clen med bate- rijo na eni strani in DC/DC pretvornikom na drugi strani. 2.1 Tiskano vezje enosmernega vmesnega tokokroga Tiskano vezje enosmernega vmesnega tokokroga je dvo- slojno FR4 tiskano vezje, ki omogoˇ ca vgradnjo 18 elek- trolitskih in 18 keramiˇ cnih SMD kondenzatorjev (slika 1). Na oˇ zjem delu tiskanega vezja je predviden priklop na- pajalne napetosti (DC IN ) preko namenskih stebriˇ ckov, pri ˇ cemer je na zgornji strani tiskanega vezja sloj bakra za pozitiven pol, na spodnji pa sloj bakra za negativen pol (masa). Na ˇ sirˇ sem delu tiskanega vezja je predviden pri- klop ˇ stirivejnega DC/DC pretvornika. Uporabljena je sledeˇ ca razporeditev slojev (od pozi- tivnega proti negativnemu polu): i) lak debeline 0,010 mm, ii) bakreni sloj debeline 0,105 mm, iii) dielektrik debeline 1,000 mm, iv) bakreni sloj debeline 0,105 mm ter v) lak debeline 0,010 mm. Predvidena je uporaba SMD kompo- nent, zato so v tiskaninem vezju pripravljene ustrezne po- vezovalne vije (prevodne poti skozi dielektrik), dodatno pa tudi pritrdilne luknje. Tiskano vezje je bilo zasnovano v programu Altium Designer. 2.2 Uporaba programskega paketa Ansys Bistveni podatki tiskanega vezja, pripravljenega v pro- gramu Altium Designer, so v prvem koraku iz Altiuma Slika 2: Fotografija priklopa tiskanega vezja s prispajkanimi BNC prikljuˇ cki za meritev induktivnosti. Desno je viden krat- kostiˇ cni BNC prikljuˇ cek. izvoˇ zeni v formatu ODB++ datotek in so uvoˇ zeni v pro- gram Ansys SIwave. Tu se izvede ponoven pregled ustre- znosti parametrov tiskanega vezja - razporeditev slojev, debeline materialov, njihovih elektriˇ cnih lastnosti, ustre- znost dodelitve morebitnih ozemljitev, itn. Sledi izvoz podatkov v Q3D Extractor, pri ˇ cemer je najprej potrebna nastavitev lastnosti prikljuˇ ckov kot po- norov ali izvorov toka, definicija spajk, itn. V tem koraku se izvede izbira predvidenih analiz (Capacitance, DC in- ductance/resistance, AC inductance/resistance, itn.). Slika 3: Fotografija eksperimentalne postavitve za meritev upornosti s prikazanim priklopom tiskanega vezja in merilno opremo. 282 Tabela 1: Matrike izraˇ cunanih in izmerjenih parazitnih parametrov tiskanega vezja. Izraˇ cunane upornosti [mΩ ] 48V 1 48V 2 48V 3 48V 4 GND 1 GND 2 GND 3 GND 4 48V 1 0,530 0,280 0,470 0,770 0 0 0 0 48V 2 0,280 0,420 0,250 0,560 0 0 0 0 48V 3 0,500 0,250 0,450 0,330 0 0 0 0 48V 4 0,710 0,480 0,330 0,600 0 0 0 0 GND 1 0 0 0 0 0,430 0,240 0,420 0,680 GND 2 0 0 0 0 0,240 0,360 0,220 0,490 GND 3 0 0 0 0 0,440 0,220 0,380 0,280 GND 4 0 0 0 0 0,630 0,430 0,280 0,490 Izmerjene upornosti [mΩ ] 48V 1 48V 2 48V 3 48V 4 GND 1 GND 2 GND 3 GND 4 48V 1 0,470 0,240 0,365 0,593 48V 2 0,263 0,388 0,254 0,424 48V 3 0,432 0,247 0,378 0,255 48V 4 0,577 0,430 0,264 0,528 GND 1 0,374 0,177 0,338 0,457 GND 2 0,187 0,311 0,244 0,349 GND 3 0,359 0,243 0,369 0,206 GND 4 0,461 0,357 0,205 0,433 Izraˇ cunane induktivnosti [nH] 48V 1 48V 2 48V 3 48V 4 GND 1 GND 2 GND 3 GND 4 48V 1 34,45 24,50 17,49 13,67 32,21 23,05 16,54 12,87 48V 2 24,40 27,06 22,08 19,43 23,16 25,17 20,97 18,51 48V 3 17,49 22,07 29,32 28,67 13,61 20,93 27,41 27,31 48V 4 13,67 19,43 28,67 40,88 12,86 18,40 27,22 38,46 GND 1 32,21 23,16 16,61 12,87 33,95 24,07 17,41 13,72 GND 2 23,05 25,20 20,93 18,40 24,07 26,53 21,86 19,36 GND 3 16,54 20,97 27,41 27,23 17,41 21,86 28,94 28,50 GND 4 12,87 18,51 27,31 38,46 13,72 19,36 28,50 40,58 Ob uvozu tiskanega vezja v Q3D program avtomat- sko izriˇ se cilindriˇ cne spajke na izbrana mesta prikljuˇ ckov. Priporoˇ cljiv je podroben pregled, ˇ ce so bile izrisane vse spajke in po potrebi roˇ cno dodajanje manjkajoˇ cih. V na- slednjem koraku se ponovno izvede doloˇ citev ponorov (angl. sink) in izvorov (angl. source) toka in razporeditev v mreˇ ze (angl. net). Isto mreˇ zo predstavljajo vse med- sebojno povezane prevodne vezi. Program zahteva, da ima vsaka mreˇ za samo en ponor toka, saj to poenostavi izraˇ cune parametrov. Program namreˇ c skozi vsakega od izvorov vsili tok proti ponoru in nato za vse toˇ cke pove- zav izmeri ustrezne padce napetosti. V nadaljevanju preverimo ustreznost mreˇ z (angl. vali- dation check) in ˇ ce je vse ustrezno, lahko izvedemo simu- lacijo. Simulacijski tek je obiˇ cajno dolgotrajen, trajanje je odvisno od kompleksnosti modela. Rezultat simula- cije je RLGC matrika, ki vkljuˇ cuje parazitne parametre tiskanega vezja med posameznimi prikljuˇ cki. Izraˇ cunane vrednosti matrike induktivnosti, kapaci- tivnosti in prevodnosti so v programu podane takˇ sne, kot so neposredno izmerljive na fiziˇ cnem prototipu. Vredno- sti matrike upornosti pa so podane v dveh delih, kot celo- kupne lastne upornosti in kot medsebojne delne upornosti posameznih odsekov, ki jih je treba med seboj seˇ steti (na primer medsebojna upornost povezav med toˇ ckama 1 in 3 se doloˇ ci kot vsota upornosti med 1 in 2 ter 2 in 3). 2.3 Meritve parazitnih parametrov tiskanega vezja Ustreznost rezultatov simulacije smo ocenili z meritvijo parazitnih parametrov. Za laˇ zjo izvedbo meritev smo na tiskano vezje brez pasivnih komponent prispajkali pet pri- kljuˇ ckov BNC (ˇ stirje izhodni na Veja 1 - Veja 4 in vhodni na DC IN , slika 1), s ˇ cimer smo zagotovili zanesljiv kon- takt med meritvijo ter minimalne parazitne vplive. Prve meritve smo izvedli z impedanˇ cnim analizator- jem Omicron Bode100. Ovrednotili smo kapacitivnost ti- skanega vezja med pozitivnim in negativnim polom tako, da smo pri t.i. One-Port meritvi vzbujali vhodni prikljuˇ cek, na izhodni strani tiskanine pa so bile odprte sponke. Nato smo prilagodili vezavo in smo vhodni BNC prikljuˇ cek kratkostiˇ cili. Z One-Port meritvijo smo vzbujanje ana- lizatorja prikljuˇ cili na vsakega od izhodov in izmerili in- duktivnosti posameznih vej (slika 2). Izvedli smo pet me- ritev in izraˇ cunali povpreˇ cje. Upornost prevodnih povezav vezja smo izmerili z UI metodo. Vezje smo napajali s 5 A enosmernega toka, nato 283 pa smo z voltmetrom (HP 34401A) izmerili padce nape- tosti med razliˇ cnimi toˇ ckami na vezju (slika 3). Upornosti smo doloˇ cili kot kvocient med padci napetosti in tokom. Preˇ cno prevodnost vezja, torej prevodnost med zgor- njim in spodnjim slojem bakra smo izmerili preko ˇ casovne konstante RC ˇ clena. Med pozitivni in negativni pol ti- skanega vezja smo prikljuˇ cili enosmerno napetost. To napetost smo hipoma odklopili in z osciloskopom opa- zovali potek napetosti na tiskanem vezju. Sloja bakra z vmesnim slojem dielektrika namreˇ c tvorita kondenzator, parameter prevodnosti pa opisuje preˇ cni tok takega kon- denzatorja. Ker gre za RC ˇ clen, napetost na kondenza- torju upada po eksponentni krivulji s ˇ casovno konstanto RC. Prevodnost izraˇ cunamo z upoˇ stevanjem izmerjene kapacitivnosti, kot tudi upornosti in kapacitivnosti upo- rabljene pasivne napetostne sonde 10:1 ter osciloskopa. 3 Rezultati in razprava Rezultati izraˇ cunanih in izmerjenih upornosti (tabela 1) kaˇ zejo ujemanje obeh pristopov z odstopanjem do pri- bliˇ zno 10 %, kar je lahko posledica vpliva omejene loˇ clji- vosti merilnih instrumentov pri meritvi majhnih padcev napetosti. To bi lahko izboljˇ sali z vsiljevanjem veˇ cjega toka, vendar se tu pojavi vpraˇ sanje tokovne zmogljivosti prispajkanih BNC prikljuˇ ckov. Pri fiziˇ cni meritvi induktivnosti v bistvu izmerimo raz- liko vsote lastnih induktivnosti in vsote medsebojnih in- duktivnosti. Na podlagi rezultatov iz tabele 1 lahko izraˇ cu- namo priˇ cakovane vrednosti induktivnosti za vse ˇ stiri veje in sicer: Veja 1 (3,980 nH), Veja 2 (3,230 nH), Veja 3 (3,440 nH) in Veja 4 (4,540 nH). Povpreˇ cne vrednosti meritev za vse ˇ stiri veje z upoˇ stevanjem induktivnosti krat- kostiˇ cnega BNC prikljuˇ cka (1,21 nH) in BNC prikljuˇ cka na strani Bode 100 (0,22 nH) znaˇ sajo: Veja 1 (4,349 nH), Veja 2 (4,008 nH), Veja 3 (4,318 nH) in Veja 4 (4,93 nH). Primerjava rezultatov pokaˇ ze pribliˇ zno 10 % - 20 % od- stopanje, kar je po naˇ sih predvidevanjih predvidoma po- sledica merilnega pristopa in merilne negotovosti upora- bljenih instrumentov. Izraˇ cunana kapacitivnost tiskanega vezja je 315,21 pF, povpreˇ cna izmerjena vrednost pa 339,34 pF. Izraˇ cunana prevodnost tiskanega vezja znaˇ sa 0,110µ S medtem, ko izmerjena prevodnost ob upoˇ stevanju vplivov osciloskopa in napetostne sonde znaˇ sa 0,128µ S. 4 Sklepne ugotovitve V sklopu ˇ studije je bil pripravljen simulacijski model ti- skanega vezja enosmernega vmesnega tokokroga, ki je omogoˇ cil oceno parazitnih parametrov tiskanega vezja. Primerjava simulacijskih rezultatov z rezultati meritev po- trjuje ustreznost pristopa, saj so navkljub manjˇ sim odsto- panjem ˇ stevilˇ cne vrednosti v praktiˇ cno enakem merilnem obmoˇ cju. Bistvena omejitev ˇ studije so relativno nizke vrednosti parametrov in poslediˇ cno precejˇ sen vpliv loˇ cljivosti me- rilnih instrumentov na skupen pogreˇ sek. V sklopu nadaljnjega dela je predvidena integracija podatkov v simulacijski model veˇ cvejnega DC/DC pre- tvornika za oceno dinamiˇ cnih odzivov in simetriˇ cnosti obremenitve posameznih kondenzatorjev. Zahvala Delo sofinancira ARRS (programska skupina P2-0258). Literatura [1] A. Letellier, M. R. Dubois, J. P. F. Trovao, and H. Ma- her, “Calculation of printed circuit board power-loop stray inductance in GaN or high di/dt applications,” IEEE Transactions on Power Electronics, vol. 34, no. 1, pp. 612–623, 2018. [2] T. Skuber, A. Sesek, and J. Trontelj, “Modeling and optimization of power module for 48V high power inverter,” Informacije MIDEM, vol. 51, no. 4, pp. 243–251, 2021. [3] T. Liu, R. Ning, T. T. Wong, and Z. J. Shen, “A new characterization technique for extracting parasitic in- ductances of fast switching power MOSFETs using two-port vector network analyzer,” in 2017 29th In- ternational Symposium on Power Semiconductor De- vices and IC’s (ISPSD). IEEE, 2017, pp. 403–406. [4] B. Sun, Z. Zhang, and M. A. Andersen, “Research of PCB parasitic inductance in the GaN transistor power loop,” in 2019 IEEE Workshop on Wide Bandgap Po- wer Devices and Applications in Asia (WiPDA Asia). IEEE, 2019, pp. 1–5. [5] B. Aberg, R. S. K. Moorthy, L. Yang, W. Yu, and I. Husain, “Estimation and minimization of power loop inductance in 135 kW SiC traction inverter,” in 2018 IEEE Applied Power Electronics Conference and Exposition (APEC). IEEE, 2018, pp. 1772– 1777. [6] R. Alizadeh, M. Schupbach, T. Adamson, J. C. Balda, Y . Zhao, S. Long, K. Jung, C. R. Kharan- gate, M. Asheghi, and K. E. Goodson, “Busbar de- sign for distributed DC-link capacitor banks for trac- tion applications,” in 2018 IEEE Energy Conversion Congress and Exposition (ECCE). IEEE, 2018, pp. 4810–4815. [7] C. Chen, X. Pei, Y . Chen, and Y . Kang, “Investiga- tion, evaluation, and optimization of stray inductance in laminated busbar,” IEEE Transactions on power electronics, vol. 29, no. 7, pp. 3679–3693, 2013. [8] L. Popova, T. Musikka, R. Juntunen, M. Polikarpova, M. Lohtander, and J. Pyrh¨ onen, “Design and mode- ling of low-inductive busbars for a three-level ANPC inverter,” International Review of Electrical Engine- ering, vol. 9, no. 1, pp. 7–15, 2014. [9] J. Stewart, J. Neely, J. Delhotal, and J. Flicker, “DC link bus design for high frequency, high temperature converters,” in 2017 IEEE Applied Power Electronics Conference and Exposition (APEC). IEEE, 2017, pp. 809–815.