53256 UNIVERZA V LJUBLJANI FAKULTETA ZA ELEKTROTEHNIKO Uroš Bizjak RAZVOJ OPTIMALNE ARHITEKTURE MERILNEGA DELA TRIFAZNEGA ŠTEVCA ELEKTRIČNE ENERGIJE DOKTORSKA DISERTACIJA Mentor: doc. dr. Drago Strle Ljubljana, 2006 O 5blhQ/^-^- 2.ooi Zahvala Zahvaljujem se mentorju doc. dr. Dragu Strletu za pomoč, strokovna mnenja in pripombe pri izdelavi doktorske disertacije. Sodelavcem Vojku Strletu, Milanu Kosmaču, dr. Miru Rozmanu in dr. Stanislavu Grudnu se zahvaljujem za pomoč pri reševanju najrazličnejših problemov in za ideje, ki sem jih dobil v pogovoru z njimi. Zahvaljujem se ženi Sonji, sinu Andražu in hčerki Ajdi za ves čas, ki sem ga lahko namenil dokončanju tega dela. Nazadnje bi se zahvalil še mojim staršem, ki so mi pomagali v času študija in me podpirali pri mojih odločitvah. Povzetek Razvoj mikroelektronike v zadnjih letih je omogočil izdelavo kompleksnih integriranih vezij, ki na eni silicijevi rezini združujejo učinkovita analogno-digitalna vezja, zmogljiv digitalni signalni procesor, komunikacijska in nadzorna vezja. Zaradi možnosti integracije celotnega merilno-komunikacijskega sistema in možnosti izračuna različnih parametrov energetskega omrežja s pomočjo digitalne obdelave signalov temelji sodobna izvedba zmogljivih števcev električne energije na metodi ločenega zajema analognih signalov napetosti in toka in njihovi pretvorbi iz analogne v digitalno obliko. Sodobne podmikronske tehnologije CMOS so prilagojene predvsem optimalnemu delovanju digitalnih vezij, zato imajo odpornost sigma-delta modulatorja na preklopni šum elementov v vezju, odpornost na vpliv neželenih parazitnih elementov in odpornost na visoke tolerance elementov velik vpliv pri izbiri optimalne arhitekture analogno-digitalnega pretvornika. Osnovni elementi analognega dela zavzemajo v primerjavi z osnovnimi elementi digitalnega dela precej veliko površino, hkrati pa se neučinkovito skalirajo v tehnologije manjših dimenzij, zato želimo analogno-digitalno pretvorbo opraviti z najpreprostejšim sigma-delta modulatorjem - sigma-delta modulatorjem 1. reda. V tem delu pokažemo, katere lastnosti gradnikov merilnega sistema vplivajo na točnost izmerjene električne energije. Ena od lastnosti sigma-delta modulatorjev je kvantizacijski šum; spekter kvantizacijskega šuma modulatorja 1. reda je diskreten ter močno odvisen od amplitude in frekvence vhodnega signala. Na točnost meritve vpliva predvsem harmonska komponenta kvantizacijskega šuma na osnovni frekvenci tokovnega signala, ki po množenju s soležno frekvenčno komponento napetostnega signala neposredno vpliva na izmerjene rezultate. Simulacije celotnega analogno-digitalnega sistema pokažejo, da šum, ki ga dodamo vhodnemu signalu, zmanjša vpliv kvantizacijskega šuma, vendar pa v merilni frekvenčni pas vnese merilno negotovost. S pomočjo simulacije določimo optimalni nivo vhodnega šuma kot kompromis med preostalo napako meritve električne energije in raztrosom merilnih rezultatov. Z modeliranjem neidealnosti osnovnih gradnikov sigma-delta modulatorja izboljšamo sistemski simulacij ski model celotnega analogno-digitalnega sistema. Ker digitalno procesiranje moduliranih signalov izvedemo s površinsko učinkovitimi gradniki, izvedenimi v sigma-delta prostoru (kjer je frekvenca preklopov digitalnih struktur pet velikostnih redov i večja od frekvence merjenega signala), lahko vpliv parametrov digitalnih elementov na dobljeni rezultat analiziramo le s pomočjo dolgotrajnih simulacij. Čas izvajanja simulacij pospešimo z učinkovitim simulacij skim modelom sigma-delta struktur, za analizo filtrov v sigma-delta prostoru pa izpeljemo še malosignalni model digitalnega sigma-delta integratorja. Sistemske simulacije celotnega sistema podajo osnovne karakteristike analognih sklopov, te pa so vodilo pri izbiri arhitekture in pri izračunu sestavnih elementov izvedbe v tehnologiji CMOS. Na osnovi šumnih razmer v vezju modeliramo šumne vire celotnega analognega vezja, z modelom vhodnega šumnega vira z Gaussovim šumnim generatorjem pa na osnovi sistemske simulacije potrdimo, da vezje deluje v optimalnih šumnih razmerah. Enokanalni sigma-delta modulator nadgradimo v večkanalni multipleksirani sigma-delta modulator. Predstavljena sta principa hitrega in počasnega multipleksiranja merilnih kanalov, s sistemsko simulacijo pa pokažemo, da izvedba s sigma-delta modulatorjem 1. reda ni primerna za počasno multipleksiranje signalov. Multipleksirani sigma-delta modulator za hitro multipleksiranje izvedemo z nadgradnjo analognih sklopov enokanalnega modulatorja, kjer predstavimo tudi ustrezno vezje za krmiljenje stikal v multipleksiranem sistemu in nekaj multipleksiranih digitalnih struktur. Rezultati simulacij kažejo, da predstavljeni analogni sklop ustreza zahtevam števca električne energije IEC razreda 1. Predstavljeno integrirano vezje smo izvedli v 0.35um tehnologiji CMOS znanega proizvajalca integriranih vezij, rezultati testiranj števcev električne energije, izdelanih s predstavljenim enofaznim integriranim vezjem, pa potrjujejo rezultate simulacij. Ključne besede: sigma-delta modulacija, kvantizacijski šum, šumna analiza, merjenje električne energije, digitalna obdelava signalov, digitalni filtri, simulacije v mešanem načinu, multipleksiranje signalov ii Abstract Due to recent developments in the field of microelectronics, efficient analog structures, high performance analog-to-digital converters, digital communication circuits and a powerful digital signal processor can be integrated together in a relatively small space on a single silicon chip. The design of a modern electronic watt-hour meter is based on architecture, where current and voltage signals are sampled separately, converted into their digital form and further processed in the digital domain, mainly for the possibility to calculate various parameters of the power distribution system by an integrated digital signal processor. Modern submicron CMOS technologies are optimized for a digital design. To overcome the effects of reduced quality of analog building blocks, analog-to-digital converters, based on sigma-delta modulation should be emploved. The robustness of sigma-delta modulators against circuit noise, unwanted parasitic elements and tolerances, is a key factor when choosing optimal architecture of an analog-to-digital converter of an electronic watt-hour meter. Compared to digital cells, analog building blocks do not scale well to smaller geometries of current CMOS technologies, so it is desirable to convert signals from analog to digital domain by the simplest form of a sigma-delta modulator, the first order sigma-delta modulator. In this work, the influences of various sub-circuit non-idealities to the measured electrical energy are shown. When current signal is multiplied by voltage signal, measurement error depends primarily on the noise component that has the same frequency as the input current signal. One of the properties of a sigma-delta modulator is its quantization noise; the spectrum of the first order modulator's quantization noise is discrete and depends significantly on the amplitude and frequency of its input signal. Some quantization noise spectral components are generated at the frequency of the input signal and consequently affects the result. As confirmed by system simulations, input noise with Gaussian distribution substantially reduces the effect of quantization noise, but introduces uncertainty into measurement bandvvidth. Based on this conclusion, optimum input noise le vel is determined by system simulation as a compromise between remaining measurement error and spreading of measured results. System simulation is further refined by involving various non-idealities of building blocks into the svstem model. iii Modulated signals are processed by area efficient digital blocks, implemented in sigma-delta domain. Simulation of these processing elements is a very time consuming task (the clock frequency of digital blocks is five orders of magnitude greater than input signal frequency), so effective simulation models of digital blocks are developed in order to decrease simulation time. A small-signal model of a digital sigma-delta integrator is also introduced. Basic requirements of analog blocks are obtained from system le vel simulation results. Concerning these requirements, an adequate CMOS architecture of an analog block is chosen and the properties of its components are calculated to fulfill the required characteristics of the circuit. In order to determine equivalent input noise, various noise sources of an analog circuit are calculated. Optimum input noise level is confirmed by a system simulation, where input noise is approximated by a Gaussian noise source. A single-channel sigma-delta modulator is upgraded to a multi-channel multiplexed sigma-delta modulator. The results of fast and slow type multiplexing of input channels are obtained by a system simulation and it is decided that the first order sigma-delta modulator is not suitable for the implementation of a circuit with slow type multiplexing. On the other hand, upgraded analog circuits of a single-channel sigma-delta modulator were found out as adequate for the implementation of a multi-channel fast type multiplexed sigma-delta modulator. Finally, an appropriate switch control circuitry is shown, together with multiplexed digital structures. As proved by simulations, IEC class 1 watt-hour meter could be constructed using shown analog circuits. An integrated circuit was fabricated in 0.35um CMOS technology, a watt-hour meter application was build using this integrated circuit and the results of its tests comply with the simulations. Keywords: Sigma-delta modulation, Quantization noise, Noise analvsis, Electrical energy measurement, Digital signal processing, Digital filters, Mixed-mode simulation, Signal multiplexing iv Kazalo 1 UVOD 1 1.1 Merjenje električne energije 1 1.2 Tehnologija CMOS 2 1.3 Problemi sistema na integriranem vezju 3 2 OSNOVE NAČRTOVANJA VLSI VEZIJ 5 2.1 Pasivni elementi v MOS tehnologiji 5 2.1.1 Upor 5 2.1.2 Kondenzator 8 2.2 MOS transistor 9 2.2.1 Osnovne enačbe 9 2.2.2 Učinek potenciala substrata (body effect) 11 2.2.3 Enačbe malosignalnega MOS modela 12 2.2.4 Kapacitivnosti v MOS transistorju 13 2.2.5 Šumni viri v MOS transisitorju 14 2.2.6 MOS transistor kot stikalo 15 2.3 Problemi pri načrtovanju končne geometrije elementov 16 2.4 Operacijski ojačevalnik 18 2.4.1 Značilnosti operacijskega ojačevalnika 18 2.4.2 Diferencialna stopnja 20 2.4.3 Kaskodna stopnja 23 2.4.4 Povratna zanka skupnega načina 25 2.5 SC vezja 26 2.6 Literatura k 2. poglavju 27 3 SIGMA-DELTA MODULATOR 28 3.1 Analiza kvantizacijskega šuma kvantizatorja in sigma-delta modulatorja 30 3.2 Vpliv reda sigma-delta modulatorja 40 3.3 Vpliv neidealnosti elementov 44 3.3.1 Vpliv neidealnosti integratorja 45 3.3.2 Vpliv neidealnosti stikal 51 3.3.3 Vpliv neidealnosti kondenzatorjev 54 3.3.4 Vpliv neidealnosti primerjalnika 55 3.3.5 Vpliv neidealnosti napetostne reference 56 3.3.6 Vpliv notranjih šumnih virov v sigma-delta modulatorju 56 v 3.4 Decimatorji 3.4.1 Digitalni filtri v sigma-delta prostoru 60 3.4.2 Štirikvadrantni sigma-delta množilnik 61 3.4.3 Generator sigma-delta sekvenc 64 3.4.4 Digitalni sigma-delta integrator 65 3.5 Literatura k 3. poglavju 66 4 MERJENJE ELEKTRIČNE ENERGIJE 69 4.1 Merjenje delovne moči z ločenim merjenjem u(t) in i(t) 69 4.1.1 Vpliv parametrov u(t) in i(t) na izračun delovne moči 70 4.2 Generacija impulzov in kalibracija števcev 71 4.3 Izračun dinamike tokovnega in napetostnega kanala števca 73 4.4 Vpliv šuma tokovnega in napetostnega kanala na raztros impulzov 74 4.5 Vpliv kvantizacijskega šuma A/D pretvornika 79 4.6 Vpliv šuma, dodanega vhodnemu signalu, na kvantizacijsko napako 85 4.7 Funkcionalna simulacija števca električne energije 87 4.8 Literatura k 4. poglavju 89 5 PROTOTIPNA ANALOGNA VHODNA STOPNJA ENOFAZNEGA ŠTEVCA 91 5.1 Operacijski ojačevalnik z diferencialnim izhodom 91 5.1.1 Struktura operacij skega oj ačevalnika 92 5.1.2 Sinteza operacijskega ojačevalnika 92 5.1.3 Izvedba operacij skega oj ače valnika 103 5.1.4 Povzetek rezultatov simulacij 104 5.2 SC vhodno vezje 105 5.2.1 Signalna veja vhodnega SC vezja 107 5.2.2 Referenčna veja vhodnega SC vezja 110 5.2.3 Ukrepi za zmanjšanje injeciranega naboja v signalno pot 111 5.2.4 Temperaturna kompenzacija SC vezij 112 5.2.5 Izvedba nastavljivega ojačanja 113 5.3 Integrator s CDS ničenjem 114 5.3.1 CDS ničenje šuma 114 5.3.2 Sum operacijskega ojačevalnika 116 5.3.3 Šum SC stopnje 120 5.4 Predojačevalnik tokovnega kanala 122 5.4.1 Odstranjevanje nične napetosti s sekanjem signala 124 5.5 Sekanje signala celotne tokovne signalne verige 126 5.6 Sinhroni primerjalnik 128 5.7 Generator krmilnih signalov stikal 131 5.8 Protizgibni vhodni filter 134 5.9 Literatura k 5. poglavju 134 6 MULTIPLEKSIRANA VHODNA STOPNJA TRIFAZNEGA ŠTEVCA 137 6.1 Vpliv multipleksiranja na merjeni signal 139 6.2 Princip počasnega multipleksiranja 142 6.3 Princip hitrega multipleksiranja sigma-delta signalov 147 6.4 Digitalne multipleksirane strukture 149 6.5 Dinamična poraba digitalnih multipleksiranih struktur 151 6.6 Multipleksiranje analogne vhodne stopnje 153 6.7 Injeciranje naboja v integracijske kondenzatorje 155 6.8 Generacija neprekrivnih signalov multipleksiranega sistema 157 6.9 Literatura k 6. poglavju 159 7 REZULTATI 161 7.1 Simulacije operacijskega ojačevalnika 161 7.2 Simulacije SC vhodne stopnje 167 7.3 Simulacije sinhronega primerjalnika 172 7.4 Šumne razmere v integratorju 174 7.5 Sumna analiza predojačevalnika 180 7.6 Model vhodnega šuma z Gaussovim šumnim generatorjem 181 7.7 Literatura k 7. poglavju 182 8 IZVEDBA ENOFAZNEGA INTEGRIRANEGA VEZJA V 0.35 |jm TEHNOLOGIJI CMOS 183 8.1 Testiranje vezja 185 8.2 Eksperimentalni rezultati 187 8.3 Literatura k 8. poglavju 193 vii 9 IZVEDBA MULTIPLEKSIRANEGA INTEGRIRANEGA VEZJA V 0.35 Mm TEHNOLOGIJI CMOS 194 9.1 Eksperimentalni rezultati 195 10 SKLEP 200 10.1 O predstavljenem delu 200 10.2 Sklep 202 10.3 Možnosti za nadaljnje delo 202 IZVIRNI PRISPEVKI K ZNANOSTI 204 viii Seznam uporabljenih kratic CDS Korelirano dvojno vzorčenje (correlated double sampling) DFA Polni seštevalnik delta signalov (delta full adder) DSP Digitalno procesiranje signalov (digital signal processing) FFT Hitra Fourirjeva transformacija (fast Fourier transform) FIR Končni impulzni odziv (finite impulse response) FS Polno območje vhodnega signala (full scale) FPGA Field programmable gate array OSR Razmerje prevzorčenja (oversampling ratio) OTP Enkratno programabilen (one tirne programmable) RMS Koren srednje kvadratične vrednosti (root mean square) SC Vezje stikalo-kondenzator (svvitched capacitor) SD Sigma-delta SPI Serijsko periferno vodilo (serial peripherla bus) SR Izhodna odzivnost ojačevalnika (slew-rate) SNR Razmerje signal-šum (signal to noise ratio) SNDR Razmerje signal-šum s popačenjem (signal to noise and distortion ratio) TDM Časovno multipleksiranje (tirne division multiplex) THD Skupno harmonsko popačenje (total harmonic distortion) USB Univerzalno serijsko vodilo (universal serial bus) Seznam uporabljenih simbolov A0 Odprtozančno ojačanje operacijskega ojačevalnika v integratorju A d Diferencialno ojačanje operacijskega ojačevalnika Ain Amplituda vhodnega signala v modulator Av Napetostno ojačanje diferencialne stopnje B Ekvivalentna šumna pasovna širina P i Faktor povratne vezave integratorja v fazi integriranja P5 Faktor povratne vezave integratorja v fazi vzorčenja Cc Kompenzacijski kondenzator Ceq ekvivalentna kapacitivnost veje d Bremenska kapacitivnost C i Integracijski kondenzator dnp Vzorčevalni kondenzator v signalni veji Cox Kapacitivnost oksida pod krmilno elektrodo Cref Vzorčevalni kondenzator v referenčni veji Cz Konstanta števca električne energije A Območje vhodnega signala brez prekrmiljenja kvantizatorja e Pogrešek meritve e Povprečna napaka vzorca meritev en Napaka kvantizatorja elns Srednja kvadratična vrednost šuma v območju A fo Zgornja frekvenčna meja signalnega pasu fcik Frekvenca takta digitalnih struktur fo Decimacijska frekvenca /k Zgornja mejna frekvenca 1/f šuma fp Frekvenca pola protizgibnega filtra fs Frekvenca vzorčenja fSig Frekvenca signala ft Mej na frekvenca oj ačanj a operacij skega oj ačevalnika y Koeficient učinka substrata (body effect) (p Fazni kot med merjenim tokom in merjeno napetostjo v sistemu g o Ojačanje integratorja pri nizkih frekvencah gds Malosignalna konduktanca kanala MOS transistorja gm Malosignalna transkonduktanca MOS transistorja gmb In Nazivni tok sistema lmax Maksimalni tok sistema IK Amplituda K-te harmonske komponente tokovnega signala Iss Mirovni tok diferencialne stopnje L (2) Dolžina krmilne elektrode MOS transistorja L (7) Število kanalov multiplekserja X Koeficient modulacije kanala N Število izmerjenih vzorcev NopAmp Ekvivalentna šumna moč operacijskega ojačevalnika x Nsw Ekvivalentna šumna moč S C vezja P Povprečna moč v časovni periodi T p0 Kotna frekvenca dominantnega pola pci Kotna frekvenca dominantnega pola v zaprti zanki Pe Moč kvantizacijskega šuma v signalnem pasu Ps Moč sinusnega signala PT Ekvivalentna šumna moč termičnega šumnega vira PMd Fazna varnost operacijskega ojačevalnika v diferencialnem načinu Qch Naboj kanala MOS transistorja R Red decimacijskega filtra Req Ekvivalentna upornost veje Rds Upornost kanala MOS transistorja Rout Izhodna upornost kaskode p i Statična napaka povratne vezave integratorja v fazi integriranja ps Statična povratne vezave integratorja v fazi vzorčenja Sij) Močnostna gostota šumnega vira Stw Močnostna gostota širokopasovnega termičnega šuma ojačevalnika SNRnua Maksimalno razmerje signal/šum ae Koren srednje kvadratične vrednosti napake vzorca meritev t d Čas linearnega spreminjanja izhoda ojačevalnika tf Čas spusta signala Th Cas držanja signala TM, M Perioda in število vzorcev cikla multipleksiranja 7V, N Perioda in število vzorcev multipleksiranega kanala tr Dvižni čas signala T s Čas vzorčenja signala 61 Preostala napaka prehodnega pojava integriranja 6s Preostala napaka prehodnega pojava vzorčenja Un Nazivna napetost sistema UK Amplituda K-te harmonske komponente napetostnega signala Vin,FS Napetost maksimalnega dosega vhodnega signala VN(rms) Koren srednje kvadratične vrednosti ekvivalentnega vhodnega šumneg generatorja VopAmp Nivo šuma operacijskega ojačevalnika v signalnem pasu Vout.CM Izhodna napetost skupnega načina ysw,dif Nivo šuma SC vezja v signalnem pasu Vtl0 Močnostna gostota širokopasovnega termičnega šuma ojačevalnika W (2) Širina krmilne elektrode MOS transistorja W (3) Energija v časovni periodi T Wdut Izmerjena energija Wref Referenčna izmerjena energija coo Kotna frekvenca signala cat Kotna mej na frekvenca oj ačanj a operacij skega oj ačevalnika Seznam slik Slika 1: Polisilicijev plastni upor_______________________________________________________________6 Slika 2: Napetostna odvisnost difuzijskega upora __________________________________________________7 Slika 3: Struktura MOS transistorja_____________________________________________________________9 Slika 4: Elementi nizkofrekvenčnega malo signalne ga MOS modela__________________________________13 Slika 5: Kapacitivnosti v MOS transistorju ______________________________________________________13 Slika 6: Vzorčevalno vezje___________________________________________________________________75 Slika 7: Dodajanje elementov na robovih strukture_______________________________________________17 Slika 8: Slika common-centroid strukture________________________________________________________17 Slika 9: Diferencialna stopnja________________________________________________________________20 Slika 10: VF malosignalna shema diferencialne stopnje___________________________________________21 Slika 11: Kaskodna stopnja __________________________________________________________________23 Slika 12: Izračun izhodne upornosti kaskode_____________________________________________________23 Slika 13: VF malosignalna shema kaskodne stopnje______________________________________________24 Slika 14: Sigma-delta modulator l.reda in njegov linearni model____________________________________28 Slika 15: Kvantizacijska napaka dvonivojskega kvantizatorja_______________________________________30 Slika 16: Ekvivalentna modela sigma-delta modulatorja 1. reda_____________________________________33 Slika 17: Amplitudni spekter moduliranega signala pri vhodnem signalu 0.001 FS______________________36 Slika 18: Amplitudni spekter moduliranega signala pri izmeničnem vhodnem signalu z dodano enosmerno komponento_____________________________________________________37 Slika 19: Vpliv nične napetosti signalne verige na amplitudno napako osnovne frekvenčne komponente vhodnega signala_______________________________________________________38 Slika 20: Vpliv nične napetosti signalne verige na amplitudno napako osnovne frekvenčne komponente vhodnega signala pri dodanem vhodnem šumu s <7in = 0.002 FS__________________39 Slika 21: Linearni model sigma-delta modulatorja l.reda__________________________________________41 Slika 22: Linearni model sigma-delta modulatorja 2. reda_________________________________________42 Slika 23: SC izvedba sigma-delta modulatorja___________________________________________________44 Slika 24: K izračunu vpliva neidealnosti elementov_______________________________________________45 Slika 25: SNDR krivulja sigma-delta modulatorja l.reda pri različnih ojačanjih operacijskega ojačevalnika__________________________________________________________47 Slika 26: SNDR krivulje sigma-delta modulatorja l.reda pri različnih frekvencah dominantnega pola_______49 Slika 27: Časovni odziv ojačevalnika na vhodno stopnico pri različnih SR_____________________________50 Slika 28: SNDR krivulje sigma-delta modulatorja l.reda pri različnih SR operacijskega ojačevalnika_______57 Slika 29: Vpliv injeciranja naboja_____________________________________________________________53 Slika 30: K izračunu šuma vzorčevalnega SC vezja_______________________________________________57 Slika 31: Polni seštevalnik delta signalov _______________________________________________________61 Slika 32: Stirikvadrantni mnolilnik sigma-delta signalov__________________________________________63 Slika 33: Digitalni sigma-delta integrator_______________________________________________________65 Slika 34: Obremenilne krivulje števcev električne energije s podanimi mejami, In = 2 A__________________73 Slika 35: Histogram šuma po množenju dveh sinusnih signalov z dodanim šumom_______________________77 Slika 36: Potek napake e v času_______________________________________________________________79 Slika 37: Amplitudni spekter izhoda modulatorja pri sinusnem signalu Ain = 0.001 FS___________________80 Slika 38: Amplitudni spekter izhoda modulatorja v napetostnem kanalu pri sinusnem vhodnem signalu z amplitudo Ain = 0.9 FS_____________________________________81 Slika 39: Amplitudni spekter izhoda modulatorja v tokovnem kanalu pri sinusnem vhodnem signalu z amplitudo Ain = 0.001 FS___________________________________82 Slika 40: Amplitudni spekter izhoda modulatorja pri sinusnem signalu Ain = 0.001 FS z dodanim šumom______________________________________85 Slika 41: Normirani histogram napake na 50 Hz komponenti_______________________________________86 Slika 42: Osnovni bloki digitalnega števca električne energije______________________________________87 Slika 43: Histogram napak odčitane energije ___________________________________________________89 Slika 44: Struktura popolnoma diferencialnega ojačevalnika_______________________________________93 Slika 45: Pol-vezje diferencialnega vezja ojačevalnika____________________________________________95 Slika 46: Vpliv Cgs na vhodno kapacitivnost_____________________________________________________98 xii Slika 47: Vpliv Cgd na vhodno kapacitivnost_____________________________________________________99 Slika 48: Ojačevalnik sofazne povratne zanke__________________________________________________101 Slika 49: Signalna veja vhodnega SC vezja_____________________________________________________707 Slika 50: Nadomestno vezje vzorčne veje v fazi Fl_______________________________________________108 Slika 51: Referenčna veja vhodnega SC vezja___________________________________________________110 Slika 52: Nadomestno vezje referenčne veje v fazi Fl_____________________________________________111 Slika 53: Izvedba nastavljivega ojačanja v integratorju___________________________________________113 Slika 54: Integrator s CDS ničenjem__________________________________________________________114 Slika 55: Mostiček uporov predojačevalnika ___________________________________________________122 Slika 56: Moduliranje 1/fsuma s sekanjem signala______________________________________________124 Slika 57: Sekanje signala vhodne stopnje operacijskega ojačevalnika_______________________________125 Slika 58: Sekalnik signala celotne signalne verige_______________________________________________127 Slika 59: Sinhroni primer jalnik______________________________________________________________129 Slika 60: Vezje za generacijo neprekrivanih signalov_____________________________________________131 Slika 61: Krmilni signali faz Fj in F2 _________________________________________________________132 Slika 62: Preklop stanj sekalnika ____________________________________________________________132 Slika 63: Generacija krmilnih signalov stikal___________________________________________________133 Slika 64: Generator zakasnitvenega signala____________________________________________________133 Slika 65: Protizgibni vhodni filter____________________________________________________________134 Slika 66: Multipleksirani integrator z eno signalno vejo __________________________________________137 Slika 67: Multipleksirani integrator z več signalnimi vejami______________________________________138 Slika 68: Počasno multipleksirano vzorčenje___________________________________________________139 Slika 69: Amplitudni spekter multipleksiranega vzorčenja pri L = 4, N = 256, fvz = 512 kHz._____________141 Slika 70: Uteži sine2 filtra za N = 8___________________________________________________________143 Slika 71: Počasno 4-kanalno multipleksiranje z neprekrivnim sine2 decimacijskim filtrom_______________143 Slika 72: Amplitudni spekter s prekrivnim sine2 filtrom___________________________________________144 Slika 73: Amplitudni spekter z neprekrivnim sine2 filtrom _________________________________________144 Slika 74: Amplitudni spekter izhoda decimatorja multipleksiraneg sigma-delta modulatorja 1. reda pri L = 2____________________________________________146 Slika 75: Amplitudni spekter izhoda decimatorja multipleksiranega sigma-delta modulatorja 1. reda pri L- 4____________________________________________146 Slika 76: Hitro multipleksirano vzorčenje______________________________________________________147 Slika 77: Multipleksirani integrator s primerjalnikom in izhodnimi registri __________________________148 Slika 78: 4-kanalna multipleksirana pomnilna celica_____________________________________________150 Slika 79: Tristanjski inverter________________________________________________________________150 Slika 80: Generator krmilnih impulzov multipleksne pomnilniske celice_____________________________151 Slika 81: Krmilni impulzi multipleksirane pomnilniske celice _____________________________________757 Slika 82: Simulacija prečnih tokov pomnilniske celice____________________________________________152 Slika 83: Predojačevalnik vhodne stopnje pri hitrem multipleksiranju vhodov________________________154 Slika 84: Nesimetrično vzorčenje signala predojačevalnika________________________________________154 Slika 85: Zmanjšanje injeciranja naboja v integracijske kondenzatorje______________________________156 Slika 86: Krmiljenje stikal integracijskih kondenzatorjev__________________________________________757 Slika 87: Vezje za generacijo neprekrivnih krmilnih signalov multipleksiranega integratorja_____________758 Slika 88: Vezje za generacijo multipleksiranih krmilnih signalov signalne veje________________________758 Slika 89: Krmilni signali posameznih vzorčevalnih vej____________________________________________759 Slika 90: Struktura popolnoma diferencialnega ojačevalnika______________________________________ 162 Slika 91: Simulacijsko okolje operacijskega ojačevalnika_________________________________________164 Slika 92: Tranzientna analiza operacijskega ojačevalnika_________________________________________165 Slika 93: Izmenična analiza operacijskega ojačevalnika__________________________________________166 Slika 94: Ocena vpliva injeciranega naboja S C vezja_____________________________________________167 Slika 95: Simulacija vpliva injeciranega naboja SC vezja_________________________________________168 Slika 96: Simulacija temperaturne odvisnosti vhodnega SC vezja__________________________________169 Slika 97: Prehodni pojav pri vklopu vhodnih stikal ______________________________________________170 Slika 98: Prehodni pojav pri vklopu izhodnih stikal______________________________________________171 Slika 99: Sinhroni primer jalnik______________________________________________________________172 Slika 100: Potek signalov pri proženju sinhronega primerjalnika___________________________________173 Slika 101: Osnovna in nekaj zgibnih prevajalnih funkcij ničenja CDS_______________________________775 Slika 102: Gostota šumne moči termičnega šuma po ničenju CDS__________________________________176 Slika 103: Gostota šumne moči 1/fšumapo ničenju CDS_________________________________________777 Slika 104: Gostota šumne moči skupnega šuma po vzorčenju______________________________________775 Slika 105: Mikrofoto grofij a analognega vhodnega vezja__________________________________________183 Slika 106: Elementi sistema za zajem signala SD modulatorja_____________________________________785 Slika 107: Uporabniški vmesnik programa za testiranje integriranih vezij____________________________186 Slika 108: Merilna shema testiranja prototipnega enofaznega števca električne energije_________________187 Slika 109: Testno vezje z dvokanalnim tokovnim vhodom in generatorjem Votp_________________________188 Slika 110: Obremenilna krivulja števca pri merjenju delovne energije_______________________________790 Slika 111: Obremenilna krivulja števca pri merjenju jalove energije ________________________________797 Slika 112: Frekvenčna odvisnost pogreška izmerjene energije pri različnih bremenskih tokovih___________792 Slika 113: Odvisnost pogreška izmerjene energije od priključene napetosti___________________________795 Slika 114: Mikrofoto grofij a multipleksiranega analogno-digitalnega pretvornika______________________194 Slika 115: Obremenilna krivulja multipleksiranega modulatorja v fazi R pri ojačanju 32________________795 Slika 116: Obremenilna karakteristika multipleksnega modulatorja v R fazi pri ojačanju 8_______________196 Slika 117: Vpliv napetosti sosednjih faz trifaznega sistema na pogrešek izmerjene energije v fazi T________797 Slika 118: Vpliv tokov sosednjih faz trifaznega sistema na pogrešek izmerjene energije v fazi T___________198 Slika 119: Napetostna odvisnost pogreška izmerjene energije v fazi T_______________________________799 xiv Seznam tabel Tabela 1: Lastnosti difuzijskih in plastnih uporov v VLSI vezjih_______________________________________6 Tabela 2: Simulacijski pogoji analize vplivov neidealnosti integratorja ______________________________46 Tabela 3: Simulirana frekvenčna odvisnost napake_______________________________________________66 Tabela 4: Simulirana amplitudna napaka na 50Hz frekvenčni komponenti____________________________84 Tabela 5: Vpliv različnih nivojev dodanega šuma_________________________________________________86 Tabela 6: Rezultati simulacije pri različnih amplitudah tokovnega kanala____________________________88 Tabela 7: Rezultati simulacij pri različnih nivojih vhodnega šuma__________________________________88 Tabela 8: Optimalne velikosti transistorjev operacijskega ojačevalnika_____________________________104 Tabela 9: Ostale lastnosti operacijskega ojačevalnika____________________________________________105 Tabela 10: Stanja NOR SRflip-flopa_________________________________________________________130 Tabela 11: Vpliv različnih nivojev dodanega šuma na kvantizacijsko napako 50 Hz komponente__________147 Tabela 12: Zahtevane lastnosti operacijskega ojačevalnika_______________________________________161 Tabela 13: Optimalne velikosti transistorjev operacijskega ojačevalnika____________________________163 Tabela 14: Lastnosti operacijskega ojačevalnika________________________________________________163 Tabela 15: Podatki pri izračunu šumnih razmer integratorja______________________________________174 Tabela 16: Prispevek šumnih virov ojačevalnika k gostoti šumne moči integratorja____________________178 Tabela 17: Prispevek šumnih virov SC vezja k gostoti šumne moči integratorja_______________________779 Tabela 18: Gostota šumne moči integratorja, preračunana na vhod integriranega vezja________________179 Tabela 19: Gostota šumne moči predojačevalnika, preračunana na vhod integriranega vezja____________180 Tabela 20: RMS vrednost ekvivalentnega vhodnega šumnega vira v frekvenčnem pasu O -f/2____________181 Tabela 21: Normiran vhodni šum sigma-delta modulatorja_______________________________________181 Tabela 22: Vpliv različnih nivojev dodanega šuma_______________________________________________182 Tabela 23: Parametri meritve prototipnega števca_______________________________________________189 Tabela 24: Parametri meritve prototipnega multipleksiranega vezja pri ojačanju 32___________________196 1 UVOD 1.1 Merjenje električne energije Porabo električne energije merimo na mestu odjema energije iz javnega električnega omrežja s števci električne energije. Običajno so odjemalci z manjšimi priključnimi močmi (gospodinjski odjem posameznih stanovanj v večstanovanjskem bloku, manjše individualne hiše) priključeni na enofazni odjem, odjemalci z večjo priključno močjo (tako gospodinjski, kot industrijski odjem) pa so na elektrodistribucijsko omrežje priključeni s trifaznim odjemom. Tema dvema tipoma priključitve sta namenjena dva različna tipa števca električne energije - enofazni števec in trifazni števec. Uvedba elektronskega števca električne energije je omogočila nove možnosti zajema in obdelave merjenih električnih veličin. Ločeno merjenje toka v vodniku in napetosti na porabniku z analogno-digitalnim pretvornikom je odprlo pot digitalni obdelavi signalov, ki s klasičnim elektromehanskim števcem, oziroma z elektronskim števcem na osnovi Hallovega elementa ni bila mogoča. Sodobni števci električne energije poleg osnovnega merjenja porabljene delovne energije omogočajo tudi izračun jalove in navidezne energije v posamezni fazi sistema, izračun efektivnih vrednosti toka in napetosti, pojavljajo pa se tudi zahteve po harmonski analizi merjenih napetosti in tokov. Z dodatnim merjenjem toka v ničelnem vodniku elektronski števci zagotavljajo tudi določeno zaščito proti kraji električne energije. Vsa dodana funkcionalnost pa komplicira izvedbo števca. Z dodano tarifno napravo, komunikacijskim modulom, LCD zaslonom in nadzornim mikroprocesorjem, postane števec kompleksen sistem za zajem, obdelavo in posredovanje merjenih veličin. Seveda mora biti vsa ta funkcionalnost izvedena na čim cenejši način, brez degradacije točnosti in skrajšanja življenjske dobe števca. Le pod takšnimi pogoji je izdelan števec še lahko konkurenčen na trgu. 1 1.2 Tehnologija CMOS Tehnologija CMOS izdelave integriranih vezij je danes izredno razširjena in izpopolnjena. Množica proizvajalcev ponuja množično proizvodnjo uporabniško načrtanih integriranih vezij (ASIC, application specific integrated circuit) po zelo konkurenčnih cenah, deloma tudi zaradi napredka na področju tehnologije izdelave integriranih vezij, ki omogoča vedno manjše osnovne gradnike integriranega vezja. Zaradi ničelnega vhodnega toka v krmilna vrata in kratkih preklopnih časov transistorjev porabijo osnovna logična vezja zelo malo energije, to pa hkrati z manjšanjem osnovnih gradnikov omogoča zelo veliko integracijo elementov. Transistorji v tehnologiji CMOS imajo takšne lastnosti, da omogočajo izdelavo analognih vezij. Z MOS transistorji lahko sestavimo operacijske ojačevalnike z zelo visoko vhodno upornostjo, zaradi česar se kondenzatorji, priključeni na takšne vhode, ne praznijo. MOS transistorje lahko uporabimo kot stikala, ki imajo ob izklopu prav tako zelo visoko upornost. Sodobni analogni CMOS procesi omogočajo izdelavo več različnih tipov kondenzatorjev, s kapacitivnostjo od nekaj 100 fF pa vse do nekaj 10 pF, z natančno definiranimi medsebojnimi geometrijami. Takšni kondenzatorji so še posebej pomembni pri raznih SC (switched capacitor) vezjih. Z dodatnimi plastmi lahko izdelamo upore vseh velikostnih razredov, od difuzijskih uporov z upornostjo nekaj ohmov, do uporov z upornostjo nekaj MQ, ki jih izvedemo v plasti polisilicija z visoko plastno upornostjo. V tehnologiji CMOS, oziroma v razširjeni tehnologiji BiCMOS, lahko izdelamo tudi diode in bipolarne transistorje, vendar ti elementi v teh tehnologijah nimajo tako dobrih lastnosti, kot v pravih bipolarnih tehnologijah. Tehnologija CMOS je v preteklih desetletjih začela prevladovati tudi pri analognih integriranih vezjih, saj je prav tako kot v digitalnem, tudi v analognem svetu osnova za cenena in zmogljiva vezja. Čeprav imata bipolarna in GaAs tehnologija še vedno svojo tržno nišo, je CMOS proces z možnostjo integracije tako analognih, kot digitalnih vezij na istem substratu, postal edini način za cenovno ugodno realizacijo kompleksnih mešanih analogno-digitalnih integriranih sistemov. Hkrati z razvojem tehnologije je napredovala tudi metodologija načrtovanja analognih vezij. Vezja, kjer nekaj deset transistorjev pri relativno visoki napetosti in ob veliki porabi energije obdeluje predvsem zvezne signale majhnih amplitud, so postopoma nadomestila vezja, ki pri nizki napetosti in pri majhni porabi energije obdelujejo diskretne signale relativno visokih amplitud. 2 Našteti razlogi so vplivali na odločitev, da integrirano vezje števca električne energije izvedemo v tehnologiji CMOS, saj je vodilo množične proizvodnje v pogojih popolne konkurence, ob zagotovljeni kvaliteti in življenjski dobi, predvsem cena končnega izdelka. Pri odločitvi za tehnologijo CMOS smo izhajali iz naslednjih kriterijev: - Konkurenčna cena izdelave integriranega vezja v velikih količinah, hkrati pa možnost izbire med več proizvajalci (tudi kot drugi vir, »second source«) - Možnost integracije analognega in digitalnega dela na istem vezju - Majhna poraba energije Nizka napajalna napetost, kar hkrati z majhno porabo energije omogoča izdelavo cenejšega napajalnika Možnost integracije celotnega sistema v sistem na integriranem vezju 1.3 Problemi sistema na integriranem vezju Razvojem na področju mikroelektronike z manjšanjem transistorjev omogočil, da sistem, zgrajen iz več ločenih integriranih vezij, združimo na enem samem integriranem vezju. Takšno integrirano vezje predstavlja zaključen sistem v malem, vsebuje pa tako procesor, več tipov pomnilnika, vhodno-izhodne enote, uporabniško načrtane digitalne in analogne podsklope, ne nazadnje pa lahko sistem vsebuje tudi kompletno sistemsko programsko opremo. Korak k »sistemu na integriranem vezju« - Svstem on a Chip (SoC) je združitev funkcij zajema in obdelave merjenih veličin na enem samem analogno-digitalnem integriranem vezju. S tem pristopom razbremenimo osrednji mikroprocesor, ki tako prevzame le vlogo upravitelja sistema, v nekaterih izvedbah števcev z mehanskim številčnikom pa je možno tudi samostojno delovanje takšnega merilnega vezja brez podpore mikroprocesorja. 3 Pri realizaciji sistema na integriranem vezju se srečamo z naslednjimi problemi: a) velik vpliv šuma digitalnega dela na merilni del Množica digitalnih preklopnih elementov povzroča šum, ki se prenaša po skupnem substratu integriranega vezja, ta šum pa moti delovanje občutljivih analognih sklopov. Tokovni sunki, ki jih povzročajo preklopi CMOS celic na napajalnih linijah, prav tako vplivajo na delovanje analognih sklopov. Pri zasnovi sistema zato uvedemo arhitekture z zmanjšano generacijo šuma v digitalnem delu, v analognem delu pa vpliv digitalnega šuma zmanjšamo z diferencialnimi strukturami vezij. Sodobne mikroelektronske tehnologije omogočajo medsebojno ločitev posameznih sklopov z uvedbo električno ločenih »otočkov« na skupnem substratu, najnovejše tehnologije silicija na izolatorju (silicon on insulator - Sol) pa lahko ta problem skoraj v celoti odpravijo. b) visoka poraba energije Množica digitalnih elementov porabi relativno veliko energije, večja poraba energije pa zahteva močnejši in s tem kompleksnejši napajalnik. Integrirano vezje naj zato omogoča izključitev trenutno neaktivnih sklopov, tako v digitalnem, kot tudi v analognem delu. c) prostorske zahteve na integriranem vezju Analogni deli vezja zasedajo relativno veliko prostora, večkanalno merjenje pa porabo prostora še poveča. Z uvedbo multipleksiranja posameznih kanalov na digitalnem in analognem delu lahko zmanjšamo tako porabo prostora, kot porabo energije, s tem pa zmanjšamo tudi šum v vezju. d) nepraktična funkcionalna simulacija celotnega analogno-digitalnega sistem Funkcionalna simulacija sistema s klasičnimi analognimi simulatorji in digitalnimi simulatorji na nivoju logičnih vrat (verilog, VHDL) postane pri kompleksnih vezjih, sestavljenih iz množice elementov, precej nepraktična. Ena od možnosti je modeliranje delovanja celotnega vezja v C++, takšen opis pa s prevajalnikom prevedemo direktno v optimizirano strojno kodo procesorja, na katerem poganjamo simulacijo. 4 2 OSNOVE NAČRTOVANJA VLSI VEZIJ 2.1 Pasivni elementi v MOS tehnologiji Upor in kondenzator sta elementa s širokim področjem uporabe pri načrtovanju analognih vezij, zato je zaželeno, da izbrani CMOS proces omogoča tudi izdelavo pasivnih elektronskih komponent. Žal pa najnovejše generacije podmikronskih tehnologij CMOS na začetku ne omogočajo izdelave zmogljivih analognih vezij. Zadnje generacije tehnologije CMOS so v prvi vrsti namenjene izdelavi digitalnih vezij, ponujajo pa le optimizirane PMOS in NMOS transistorje. Lahko traja več let in več nadgradenj procesa, da novi CMOS proces v popolnosti omogoči izdelavo pasivnih elektronskih komponent, s takšnim dodatkom pa proces postane t.im. »analogni proces«. Kljub temu pa načrtovalci analognih vezij tvegajo, da se lastnosti pasivnih elektronskih elementov drastično spremenijo praktično čez noč. Povsem digitalni procesi v določeni meri omogočajo izdelavo nekaterih analognih sklopov, vendar le z uporabo posebnih uporabniško načrtanih struktur. Problem pri takšnem pristopu pa je variabilnost parametrov načrtanih struktur, saj v standardnem digitalnem procesu takšne strukture niso predvidene. 2.1.1 Upor Uveljavljeni analogni procesi ponujajo več vrst uporov [1, str. 645-650], ki se medsebojno razlikujejo po plastni upornosti kvadratka, temperaturni odvisnosti, linearnosti in medsebojni skladnosti (matching) sosednjih elementov. Upore v grobem delimo na plastne upore, kamor štejemo razne vrste polisilicijevih plastnih uporov, in difuzijske upore, kjer je upor izveden v enem od n+ ali p+ aktivnih področij, oziroma v n-well področju. 5 upor tip upornost Rsh napetostna odvisnost temperaturna odvisnost medsebojno ujemanje NPLUS difuzijski srednja nizka srednja dobro P-body difuzijski visoka srednja srednja dobro LV/HV N-well difuzijski visoka srednja srednja dobro Silicided N+ Poly plastni nizka zanemarljiva srednja slabo Unsilicided N+ Poly plastni srednja zanemarljiva majhna slabo Unsilicided P+ Poly plastni srednja zanemarljiva majhna slabo Unsilicided HI PO Poly plastni visoka zanemarljiva srednja slabo Tabela 1: Lastnosti difuzijskih in plastnih uporov v VLSI vezjih 2.1.1.1 Plastni upor V CMOS procesih polisilicij tvori krmilno elektrodo MOS transistorjev, v samo-poravnanem (self-aligned) CMOS procesu, kjer področja izvora in ponora dopiramo šele po izdelavi krmilne elektrode, pa polisilicij dopiramo še s P, oz N dopantom. S tem dodatno znižamo upornost polisilicij a na nekaj 100 Q./n, odvisno od dopantov v procesu. Sodobni digitalni CMOS procesi še dodatno znižajo upornost polisilicija (s katerim izdelamo krmilno elektrodo) s pomočjo dodatne tanke plasti titanovega silicida ali volframa, nanesene vrh polisilicija. Takšna plast, imenovana »silicidna plast« zniža upornost polisilicija na nekaj 10 Q./n. Čisti digitalni CMOS proces brez dodatnih mask tako omogoča samo izdelavo polisilicijevih plastnih uporov z upornostjo nekaj 10 O.I'□. Omenimo še upornosti metalnih kovinskih povezovalnih plasti z upornostjo nekaj 10 mil/a, vendar teh plasti za izvedbo uporov v analognem svetu ne uporabljamo. Slika 1: Polisilicijev plastni upor 6 Analogni CMOS procesi dodajo digitalnemu CMOS procesu nekaj dodatnih mask, s katerimi lahko izvedemo linearne upore večjih upornosti. Glede na to, da lahko upornost silicidne plasti odstopa tudi do ±50 % se upori s silicidno plastjo le redko uporabljajo v analognih vezjih. Z dodatno masko lahko preprečimo nanos silicida na polisilicij, s čimer dobimo strukturo, prikazano na sliki 1, lahko pa dodamo posebno plast šibko dopiranega polisilicij a (t.im. hiPolv), s katero izvedemo plastne upore z upornostjo nekaj kil/n. 2.1.1.2 Difuzijski upor Pri izdelavi difuzijskih uporov v CMOS procesu izvedemo upore v področju n+ ali p+difuzije, v n-well procesu pa imamo dodatno na voljo še področje n-well difuzije. N-well difuzija nam s tipično plastno upornostjo lkH/n omogoča izdelavo uporov z višjo upornostjo, vendar se lahko upornost zaradi parametrov procesa med posameznimi rezinami spreminja tudi za nekaj deset odstotkov. ^„H Slika 2: Napetostna odvisnost difuzijskega upora Slabost difuzij skih uporov sta predvsem njihova napetostna odvisnost oz. nelinearnost, ki je posledica tvorbe osiromašenega področja med substratom in telesom upora. S spreminjanjem napetosti na uporu se spreminja tudi širina osiromašenega področja, to pa s spreminja debelino telesa upora d (slika 2) in s tem upornost upora R (enačba 2.1). S spreminjanjem debeline osiromašene plasti se spreminja tudi dokaj velika parazitna kapacitivnost takšnega upora. R = p (2.1) Dd 1 Če pri vzamemo, da sta substrat in telo upora homogeno dopirana, lahko iz enačb polprevodniškega spoja izpeljemo debelino osiromašene plasti xr (enačba 2.2). Takšno enačbo lahko uporabimo zgolj kot približek, saj so plasti običajno dopirane nehomogeno, takšne enačbe pa niso vedno analitično rešljive. Poleg tega proizvajalci vezij profile dopiranja obravnavajo kot poslovno skrivnost, zato lahko napetostno odvisnost upora izračunamo le s pomočjo proizvajalčevih simulacijskih modelov. Debelina osiromašene plasti je odvisna od dopiranja substrata Nsub, dopiranja telesa upora Nr, difuzijske napetosti diode PN spoja VD in napetosti med uporom in substratom Ur. = I2e Nsm(VD+URJ " il Nk{N*+Nsvb) (2'2) Kljub nelinearnosti pa nekatere difuzij ske upore uporabljamo v vezjih, kjer zahtevamo dobro medsebojno skladnost (matching) uporov. Vpliv nelinearnosti na signal zmanjšamo z uporabo vhodnih signalov nizkih amplitud, pri katerih se modulacija osiromašene plasti izraža v manjši meri. 2.1.2 Kondenzator Z uvedbo dodatnih mask v CMOS procesih izvedemo nekaj različnih vrst kondenzatorjev [1, str. 650-653], z različnimi karakteristikami. Različni tipi kondenzatorjev se medsebojno razlikujejo po kapacitivnosti na enoto površine, parazitni kapacitivnosti proti substratu in nelinearnosti (napetostna odvisnost). V analognih CMOS tehnologijah proizvajalci največkrat ponujajo »polisilicij-difuzija« tip strukture, saj lahko kondenzator s takšno strukturo izdelajo le z eno dodatno masko (dodatna maska n-i- difuzije s katero izdelajo spodnjo ploskev kondenzatorja). Takšen kondenzator ima zaradi širjenja osiromašene plasti na meji med polisilicijem in oksidom ter zaradi širjenja osiromašene plasti na meji med difuzijo in oksidom, nekaj napetostne odvisnosti, ima tudi dokaj veliko parazitno kapacitivnost proti substratu, med 10 in 20 % lastne kapacitivnosti. Nekateri CMOS procesi (procesi z možnostjo izdelave EEPROM struktur) ponujajo strukture tipa »polisilicij-polisilicij«, ki zahtevajo dodatno masko in dodatne korake v procesu za izdelavo druge polisilicijeve plasti. Lastnosti takšnega kondenzatorja so približno enake kondenzatorju »polisilicij -difuzij a«. 8 Napredni analogni CMOS procesi ponujajo kondenzatorje, izvedene s kapacitivnostjo med polisilicijem in kovinsko plastjo, oziroma med dvema kovinskima plastema. Obe izvedbi zahtevata dodaten nanos tankega oksida na spodnjo ploščo kondenzatorja. Dodatna plast silicida na polisiliciju preprečuje nastanek osiromašene plasti, zato lahko obe strukturi dosegata nelinearnosti reda nekaj ppm. Parazitna kapacitivnost polisilicjevega kondenzatorja je reda 10-20 % lastne kapacitivnosti, medtem ko je parazitna kapacitivnost kondenzatorja z dvema kovinskima ploščama le nekaj odstotkov lastne kapacitivnosti. 2-2 MOS transistor 2.2.1 Osnovne enačbe Tok ID v kanalu NMOS transistorja definira enačba [3],[4]: W \y GS U T ) U DS ~" DS (2.3) V enačbi (2.3) jUn predstavlja mobilnost elektronov, Cox kapacitivnost oksida pod krmilno elektrodo na enoto površine. Z W in L opišemo širino in dolžino področja pod krmilno elektrodo, Ugs je napetost krmilne elektrode proti izvoru, Uds pa napetost ponora proti izvoru (slika 3). p-substrat Slika 3: Struktura MOS transistorja 9 Enačba (2.3) ima maksimum pri dlo/dUDs = O, iz česar sledi Uds = Ugs - Ut , s tem pa definiramo tok nasičenja: 1 W t XI hr^ = ~MnCox — (UGS - UT) (2.4) S povečevanjem napetosti Uds preko Ugs - Ut preide transistor v področje nasičenja, inverzna plast pod krmilno elektrodo se pred ponorom preščipne v točki L' - L - AL. Za majhne AL lahko zapišemo: 1 l/L 1 + AL/L L-AL~1-AL/L~ L (2'5) Pri vzemimo odvisnost AL/L = XVds in vstavimo L' v enačbo toka nasičenja (2.4): 1» =\nnCj^{VGS -UTf(l + ZUDS) (2.6) V enačbi (2.6) označuje X koeficient modulacije kanala. Modulacija kanala povzroči, da je naklon karakteristike toka nasičenja različen od nič, tok nasičenja je odvisen od relativne spremembe dolžine kanala pri podanem Uds- Iz enačbe (2.5) sklepamo, da je X za daljše kanale manjši. V primeru, ko velja UDS « 2(UGS -UT), deluje transistor globoko v linearnem področju. V tem primeru enačbo (2.3) poenostavimo v: ID~M„Cmj(UGS-UT)UDS (2.7) Tok ID v enačbi (2.7) je linearno odvisen od napetosti preko transistorja Uds, zato lahko transistor nadomestimo z linearnim uporom z upornostjo: R™ = — W t v (2-8) 10 2.2.2 Učinek potenciala substrata (body effect) V analizi delovanja NMOS transistorja smo Ut podali kot napetost, kjer je kanal invertiran, torej je »toliko n-tipa, kot je substrat p-tipa«. Ker smo predpostavili Usb = 0 V, lahko zapišemo: UT=VMS+2VF+%^- (2.9) Pri tem Vms označuje razliko potencialnih nivojev (difuzijsko napetost) krmilne elektrode in substrata, Cox označuje kapacitivnost krmilne elektrode na enoto površine, Qdep pa celoten naboj v osiromašenem področju: Qdep= Modeliramo še vpliv substratnega potenciala Usb na Id- Izhajamo iz enačbe toka nasičenja (2.4) in enačbe učinka substrata (2.12): Smb=^r = MnC0Xy(UGS-UT) J (2.17) SB Enačbo (2.17) lahko poenostavimo z upoštevanjem enačbe (2.14): g^-g"2^J2VF+USB~t}'8m (2-18) 12 Enačba (2.18) kaže, daje napetostno krmiljen tokovni vir gmbUBs vezan paralelno napetostno krmiljenim tokovnim virom gmUcs- Ker sta oba vira istega predznaka, lahko zaključimo, da ima dvigovanje potenciala krmilne elektrode isti učinek kot dvigovanje potenciala substrata. Slika 4 prikazuje vse elemente nizkofrekvenčnega malosignalnega MOS modela. ymb BS Uss Us- Slika 4: Elementi nizkofrekvenčnega malosignalnega MOS modela 2.2.4 Kapacitivnosti v MOS transistorju Medsebojne kapacitivnosti priključkov MOS transistorja so odvisne od režima delovanja transistorja. Csb in Cdb označujeta kapacitivnost zaporno polariziranega p-n spoja proti substratu. Cgd in Cgs označujeta kapacitivnosti do krmilne elektrode, obe pa se močno spreminjata glede na režim delovanja. Globoko v linearnem področju delovanja je kapacitivnost krmilne elektrode WLC0X porazdeljena približno enako med Cgd in Cgs, v nasičenju pa Cgd zaradi učinka preščipnjenja kanala definira predvsem kapacitivnost prekrivanja krmilne elektrode z difuzijo ponora WCov- Kapacitivnost Cgs je v nasičenju zaradi razmer v kanalu in posledično nehomogenega električnega polja približno enaka 2WLffC /3 + WC . eff ox j ov p-substrat C Slika 5: Kapacitivnosti v MOS transistorju 13 2.2.5 Šumni viri v MOS transistorju V MOS transistorju sta prevladujoča šuma vira 1/f šum in termični šum [3, str. 332-345]. Termični šum je posledica upornosti kanala v aktivnem področju. V linearnem področju z upoštevanjem enačbe (2.8) termični šum izrazimo kot šum upora kanala Ros- — AkT ll=^Tgds=— (2.19) KDS V enačbi (2.19) gds predstavlja konduktanco pri Uds = 0 V, zato v tem primeru veljata tudi enačbi (2.7) in (2.8). Enačbi (2.8) in (2.14) kažeta, da pri transistorjih z dolgim kanalom velja enakost gm=l/Rds=gds- Enačbo (2.19) lahko zapišemo tudi kot: I2n=AkT^m (2.20) Koeficient y je odvisen od razmer v kanalu, saj pri transistorjih v nasičenju razmere v kanalu niso homogene. Koeficient ocenimo na vrednost 2/3 za transistorje z dolgim kanalom, pri majhnih geometrijah se vrednost koeficienta povečuje. Eden od razlogov za 1/f šum so razmere na meji med silicijem in silicijevim dioksidom. Na kristalni meji se atomi v silicijevem kristalu ne morejo pravilno povezati na svoje sosede, zato se pojavijo dodatna energijska stanja v prepovedanem pasu polprevodnika. Na površini so prisotni atomi kisika, razne raze od poliranja, nečistoče in ostale nepravilnosti, vse to pa vpliva na naključne generacije in rekombinacije na kristalni meji. Takšni naključni pojavi povzročajo 1/f šum, ta šum pa modeliramo kot napetostni vir v seriji s krmilno elektrodo: —7 K 1 U2n=—— - (2.21) C0XWL f V enačbi (2.21) je K procesno odvisna konstanta, s katero približno določimo šumno moč. Konstanta K je močno odvisna od parametrov procesa, razlikuje se že pri različnih šaržah istega procesa, lahko tudi med posameznimi elementi na isti rezini. 14 2.2.6 MOS transistor kot stikalo MOS transistor lahko uporabimo kot stikalo zaradi dveh lastnosti [4]: (a) lahko je vključen, čeprav preko njega ne teče noben tok in (b) napetosti ponora in izvora nista vezani na napetost krmilne elektrode. Poleg tega tok preko MOS transistorja teče v obe smeri. Za razliko od MOS transistorja bipolarni transistorji nimajo teh lastnosti, zato izvedbe vzorčevalnih stikal z bipolarnimi transistorji potrebujejo kompleksna dodatna vezja. Zaradi lastnosti MOS transistorjev lahko MOS stikala uporabimo kot stikala brez nične napetosti v »vzorči in drži« (sample and hold) vezjih (slika 6). Kadar je stikalo vključeno, izhodna napetost sledi vhodni napetosti, pri izključenem stikalu pa napetost na kondenzatorju ostane enaka vhodni napetosti v trenutku izklopa. CK V o—a i -o V (a) " (b) Slika 6: Vzorčevalno vezje -oV V primeru, ko vhodno napetost približamo krmilni napetosti, lahko razmere v vezju z NMOS transistorjem opišemo z enačbo: dV = 1 =-uC —(v -v -u )2 i iDl ~r,nK-'ox j \V DD *out UT) (2.22) Zanemarimo učinek potenciala substrata in privzemimo, daje izhodna napetost Vout v trenutku t = 0 enaka 0 V. Iz enačbe (2.22) izpeljemo: v =y -u — v out V DD UT 1 1 c„-w Mn~~t + 2^"C„ L Vnn-U, (2.23) DD Enačba (2.23) kaže, da v primeru, ko izhodno napetost NMOS stikala Vout približamo Vdd - Ut, napetost krmilne elektrode zmanjšamo do nivoja, ko polnilni tok kondenzatorja pade do zanemarljivih vrednosti. Transistor takrat pride v področje pod pragovno napetostjo, 15 kjer tečejo le še majhni parazitni tokovi. Za tipične režime delovanja MOS stikal pri vzamemo, da napetost Vout ne preseže Vdd - Ur- Enačba (2.23) kaže tudi na omejitev MOS stikal. Ko vhodni signal približamo Vdd - Ut, izhod NMOS transistorja ne more več slediti vhodu, ker se upornost MOS stikala v tem primeru precej poveča. Za normalno delovanje stikala mora biti MOS transistor daleč v nasičenju, torej mora biti vhodna napetost precej manjša od VDd - Ut. Podobno velja za PMOS stikala: pri krmilni napetosti 0 V se upornost stikala znatno poveča, ko se vhodni signal zmanjša pod \Ut\ PMOS transistorja. Hitrost vzorčenja je odvisna od dveh faktorjev - upornosti vključenega MOS stikala in kapacitivnosti priključenega kondenzatorja. Da dosežemo visoke hitrosti vzorčenja, uporabimo transistorje z visokim W/L razmerjem in majhne vzorčne kondenzatorje. Hkrati je po enačbi (2.8) upornost transistorja odvisna tudi od napetosti vhoda. Upornost stikal, sestavljenih z NMOS transistorjem, se tako veča, ko se izhodni signal približuje Vdd-Uj. Ta pojav dodatno daljša časovno konstanto polnjenja kondenzatorja, saj vhodno območje signala dodatno omeji hitrost vzorčenja. Za razliko od NMOS stikal upornost PMOS stikal pada, ko vhodno napetost približuje Vdd- Če vežemo dve komplementarni MOS stikali v t.im. »transmission gate« strukturo povečamo vhodno območje signala, saj upornost stikala sedaj sestavlja paralelna vezava PMOS in NMOS transistorja: Ron,eq = Ron,N\\Ron,P (2.24) Seveda moramo takšno stikalo krmiliti s komplementarnima krmilnima signaloma CK in /CK s pravilno sinhroniziranimi prehodi. 2.3 Problemi pri načrtovanju končne geometrije eiementov Že med načrtovanjem analognih vezij upoštevamo vpliv neidealnosti procesa pri izdelavi končne geometrije elementov [1, str. 631-676],[2, str. 82-124]. Med litografijo so dimenzije končne geometrije posameznih struktur podvržene raznim dvodimenzionalnim efektom, ti pa povzročijo, da se dimenzije fizičnih elementov razlikujejo od načrtanih. Primeri teh vplivov so npr. lateralna difuzija in neželeno jedkanje posameznih plasti pod zaščitno Si02 masko ter degradacija širine kanala transistorja s p+ difuzijo (t.im. channel-stop difuzija). Na končne dimenzije vplivajo tudi pogoji na robu elementa, na samo karakteristiko elementa pa med 16 drugimi tudi neenaka površina in različni gradientni pojavi na površini vezja (npr. različna debelina oksida, tudi vpliv različne temperature). Zaradi vseh teh vplivov je absolutna vrednost parametrov elementa močno odvisna od procesa in se lahko spreminja tudi do ±20 %. Načrtovanje preciznih analognih sklopov zato zahteva arhitekture vezij, kjer so lastnosti vezja definirane z razmerji med njegovimi elementi, variacija vrednosti elementov pa ne sme biti kritična za delovanje vezja. Elementi bodo kar najbolj skladni takrat, ko večje elemente sestavimo iz več enotskih elementov. Za kar najboljšo skladnost morajo biti tudi razmere na robu vseh enotskih elementov enake, kar pomeni dodajanje neuporabljenih (dummy) elementov na robovih strukture (slika 7). Slika 7: Dodajanje elementov na robovih strukture Gradientne pojave izničimo s prepletanjem enotskih elementov v t.im. common-centroid strukturo. Na tak način deloma izničimo gradientne pojave tako v x kot v v smeri (slika 8). Slika 8: Slika common-centroid strukture 17 2.4 Operacijski ojačevalnik Operacijski ojačevalniki so ključni elementi v analognih in mešanih analogno-digitalnih sistemih. Operacijski ojačevalniki različno kompleksnih izvedb v vezjih izvajajo različne funkcije, od generacije enosmernih napetosti, do visokofrekvenčnega ojačanja in filtriranja signala. Načrtovanje operacijskih ojačevalnikov je zahtevno delo, predvsem zaradi zahtev po čedalje nižjih napajalnih napetostih in manjših geometrijah, ki jih prinašajo vedno nove generacije tehnologij CMOS. Operacijski ojačevalnik definiramo kot »diferencialni ojačevalnik z visokim ojačanjem«. Realno pa takšnega vsestransko uporabnega, idealnega bloka ni, saj je vsak operacijski ojačevalnik v vezju prilagojen točno določeni nalogi in skrbno načrtan glede na zahteve posameznega podsistema, v katerem deluje. Lastnosti operacijskega ojačevalnika predstavljajo kompromis med različnimi parametri, zato moramo pri načrtovanju vedeti, kateri kompromisi še omogočajo zadovoljive karakteristike delovanja celotnega sistema. 2.4.1 Značilnosti operacijskega ojačevalnika Ojačanje: Odprtozančno ojačanje operacijskega ojačevalnika definira točnost sistema s povratno zanko, v katerega je operacijski ojačevalnik vključen. Z visokim odprtozančnim ojačanjem tudi zmanjšamo vplive nelinearnosti operacijskega ojačevalnika. Malosignalna karakteristika: Malosignalna karakteristika je ključnega pomena pri visokih frekvencah. S povečevanjem frekvence delovanja se odprtozančno ojačanje prične zmanjševati, kar v sistemu s povratno zanko povzroči znatne napake ojačanja, hkrati pa tudi poveča vpliv nelinearnosti ojačevalnika. Prehodni pojavi: Zaradi različnih nelinearnih vplivov z malosignalno karakteristiko ne moremo podati odziva operacijskega ojačevalnika na hitre spremembe vhodnega signala. Hiter odziv je pomemben pri delovanju operacijskega ojačevalnika v SC vezjih, kjer je operacijski ojačevalnik (s končno izhodno impedanco) obremenjen z relativno veliko kapacitivnostjo, ob tem pa mora slediti hitrim spremembam signala na vhodu. 18 Izhodno signalno območje: Zahteve po visoki dinamiki sistema zahtevajo tudi visoko dinamično območje operacijskih ojačevalnikov. Želimo, da analogna vezja obdelujejo relativno visoke amplitude signalov pri nizkem lastnem šumu. Linearnost: Karakteristika ojačanja ojačevalnika v odprti zanki je lahko precej nelinearna. Vpliv nelinearnosti zmanjšamo z uporabo diferencialnih vezij, s katerimi izničimo sode harmonske komponente, lahko pa nelineamost zmanjšamo s pomočjo visokega odprtozančnega ojačanja, s katerimi sistem v zaprti zanki doseže zadovoljivo linearnost. Šum in nična napetost: Šum in nična napetost določata minimalni nivo signala, ki ga lahko obdela operacijski ojačevalnik. Na šumno karakteristiko in nično napetost vpliva kar nekaj elementov. Takšni elementi zahtevajo relativno velike mirovne tokove, skupaj z relativno velikimi načrtanimi dimenzijami. Občutljivost na motnje v napajalnih linijah: Ojačevalniki so lahko vstavljeni v mešane analogno-digitalne sisteme, kjer so priključeni na napajalne linije z veliko šuma. Šum napajalnih linij ne sme degradirati signala, največjo imunost na ta šum pa dosežemo s popolnoma diferencialnimi topologijami operacijskih ojačevalnikov. 19 2.4.2 Diferencialna stopnja v_ DD R. R. v v O v out2 V Slika 9: Diferencialna stopnja Če privzamemo, da je vezje na sliki 9 simetrično, lahko ob upoštevanju, da sta vhodna transistorja v diferencialni stopnji v nasičenju, zapišemo [2, str. 142-146]: »inl *j»2 ~ UGS\ U GS2 (2.25) Iz enačbe (2.4) izpeljemo Ugs, vstavimo v (2.25) in izračunamo: (K« - vw )2 = —%r (f« - 2V/D,/D2) u C r~n o (2.26) Nadalje sledi iz (2.26): 1 W / -*D1 _ 'D2 — ~zMn^ox ~Y V *i'«l _ '»«2 A 4/ 55 r~n o w -Iv -v Y Vini vin2f (2.27) Če zapišemo A V = VW -VJn2 in AI = IDl-ID2, lahko iz enačbe (2.27) izračunamo transkonduktanco vhodne stopnje v mirovni točki: dAV. V °x L ss AV: = 0 (2.28) 20 Iz enačbe (2.28) ob upoštevanju Voutl-Vout2=RDAI = RDGmAVin zapišemo enačbo napetostnega ojačanja v mirovni točki: II- W I A> I - Rd -J Mn Cox ~r Iss (2.29) Za malosignalno analizo vezja vpeljemo koncept polovičnega vezja. Privzemimo, da je diferencialna stopnja popolnoma simetrična, krmiljena s popolnoma simetričnim vhodnim signalom A V =Vinl -Vin2. S takšnim signalom skupne točke izvorov ne premaknemo, obravnavamo jo lahko kot virtualno maso. Vezje v tem primeru razdelimo na dve simetrični polovici, za katere velja: V ouLL - _a R V out 2 __ V*, m^D V = -8mR m^D in\ (2.30) Iz enačb (2.30) zapišemo: V -V r OUtl OUt2 _ A — r. J? -----—------ - A. - -8mKD (2.31) (Bremenske upore diferencialne stopnje lahko nadomestimo s PMOS tokovnimi generatorji.) S pomočjo delitve vezja na dve polovici zapišemo enačbo ojačanja: A> SmN\roN\\roP) (2.32) GD V JoutJ (2.35) Vezje ima poleg dveh polov tudi ničlo na pozitivni strani s-ravnine, ki je posledica direktne sklopitve vhoda na izhod preko kondenzatorja Cgd- Nahaja se na relativno visoki frekvenci ®z=+8m/CGD- 22 2.4.3 Kaskodna stopnja v. H 5 V. DD R M. v t£^ H V Slika 11: Kaskodna stopnja Kaskadna vezava stopnje s skupnim izvorom in skupno krmilno elektrodo imenujemo »kaskodna« topologija [6, str. 343-357]. Transistor Mi (vhodni transistor) generira malosignalni tok proporcionalen vhodni napetosti Vin, transistor M2 (kaskodni transistor) pa vodi tok do RD. Kaskodna stopnja poveča napetostno ojačanje ojačevalnikov in poveča izhodno impedanco tokovnih virov. Zagotavlja hitrost vezave stopnje s skupnim izvorom (s tem, da zmanjša vpliv Millerjevega pojav) in vhodno impedanco vezave s skupno krmilno elektrodo. Kaskodna stopnja zmanjša izhodno signalno območje. Za delovanje transistorja M2 v področju nasičenja, moramo zagotoviti Vout >Vb -UT2, oziroma pri pogoju, da tudi transistor Mi deluje na robu nasičenja, Vb > Vin +UGS2 —UTl. R out Slika 12: Izračun izhodne upornosti kaskode 23 Če obravnavamo kaskodo kot vezje s skupnim izvorom in degenerirnim uporom rol, lahko zapišemo ekvivalentno izhodno upornost z enačbo: mbl (2.36) Mi in M2 delujeta v področju nasičenja, zato napetostno ojačanje Av = GmRout iz enačbe (2.36) zapišemo: A> ~ \8m2 "*" S mbl) Voiro\8 m\ tk +c~+' JV =^=CDS,+ SB2 (2.37) Slika 13: VF malosignalna shema kaskodne stopnje Visokofrekvenčni model kaskodne stopnje ponazorimo s tremi poli, vsak pol lahko pripišemo posameznemu vozlišču (slika 13). Millerjev pojav za Cgdi je definiran z ojačanjem med vozliščema A in Z, ki je za majhne vrednosti Rd definiran kot - gm2/{gm2 + 8mbi ). Pol, ki pripada točki A lahko s tem približno podamo z [1, str 185-187]: 1_____________ (2.38) °>P,A = R. C + 1 + 8 \ ml C V 8ml + S mbl J Pole, ki pripadajo ostalim vozliščem pa podamo z: GDI 6>P,X = 8ml + 8 ml o mbl 2C +C +C +C ^^GD\ ~ ^DB\ ~ ^SBl ~ ^GSl ®PJ = "d V^DBl "* ^L "*" ^"GDl ) (2.39) (2.40) 24 Enačbe (2.37 - 2.40) združimo v enačbo (2.41) prenosne karakteristike kaskode: out (s)= "*" ^mb2 r°ir°1^ yin r v v \ i+^ ^AJ 1 + -^ V *VJf v 1+-* ^iv (2.41) 2.4.4 Povratna zanka skupnega načina Popolnoma diferencialni operacijski ojačevalnik zahteva povratno zanko skupnega načina (common mode feedback), ki je nujna za stabilizacijo srednje točke diferencialnega izhoda [1, str. 314-324]. V operacijskih ojačevalnikih z visokim ojačanjem je bremenski upor diferencialne stopnje izveden s tokovnim generatorjem P-tipa, ki uravnoteži tok s tokovnim generatorjem N-tipa tako, daje mirovna delovna točka izhoda na sredini. Ker tokova tokovnih generatorjev I p in IN tečeta skozi notranjo izhodno impedanco ojačevalnika, definirata mirovno izhodno napetost kot (i p -1 n)\Rp\Rn) . Razlika tokov je odvisna od tehnoloških parametrov procesa, zato je lahko izhodna napetost tako visoka, da potisne P ali N tokovni vir iz področja nasičenja v linearno področje. Diferencialno vezje brez povratne vezave ne more določiti mirovne točke diferencialnega izhoda, zato moramo vpeljati vezje povratne zanke skupnega načina. Takšno vezje primerja izmerjeno napetost skupnega načina diferencialnega izhoda z referenčno vrednostjo ter glede na odstopanje od referenčne vrednosti vpliva na mirovno delovno točko diferencialnih izhodov. Kot senzor izhodne napetosti skupnega načina vpeljemo uporovni delilnik, priključen med izhodni napetosti pozitivne in negativen veje. V tem primeru velja: j Vm,CM={RycMl + R2Voal2)/{Rl + R2) (2.42) Težava pri izvedbi senzorja z uporovnim delilnikom je v tem, da moramo vrednosti uporov Rj in i?2 izbrati večje, kot je izhodna impedanca operacijskega ojačevalnika, saj z njima manjšamo odprtozančno ojačanje operacijskega ojačevalnika. Običajno je upornost obeh uporov v območju nekaj MQ, zato je takšen način primeren za tehnologije CMOS, ki omogočajo izvedbo uporov z dodatnimi visokouporovnimi plastmi. Visokim vrednostim uporov se izognemo z vpeljavo dodatnih sledilnih (source follower) transistorjev na izhodnih sponkah. Takšna izvedba omeji diferencialno izhodno napetost 25 signala, saj se lahko zaradi omejenega toka tokovnih generatorjev sledilni transistor pri visoki diferencialni izhodni napetostih popolnoma izključi. S tem pa izhodna napetost Vout,CM ni več na srednjem nivoju. V SC vezjih lahko izhodno napetost skupnega načina tipamo s pomočjo kondenzatorjev. Napetost vzorčimo v diskretnih časovnih intervalih, z vzorčeno napetostjo pa preko povratne vezave skupnega načina vplivamo na srednjo točko izhoda. 2.5 SC vezja Procesiranje signalov v diskretnem času s SC (switched capacitor, stikalo-kondenzator) vezji je najpogostejši način procesiranja analognih signalov v tehnologiji MOS. Pri izvedbi filtrov uporabljamo SC vezja zaradi njihovega točnega frekvenčnega odziva, dobre linearnosti in velikega dinamičnega območja. Frekvenčni odziv SC filtra je določen predvsem z razmerjem med kondenzatorji v vezju, to pa je za velikostni razred točnejše kot je točnost RC časovnih konstant elementov v integriranih vezjih. Frekvenčna karakteristika SC vezja s tem postane odvisna le od frekvence vzorčenja, oz. od takta vezja. Frekvence takta nastavimo na zelo točno vrednost s pomočjo kristalnih oscilatorjev. SC vezja omogočajo izvedbo množico signalno-procesnih blokov [5]: poleg integratorjev lahko izvedemo še različne ojačevalne stopnje, napetostno krmiljene oscilatorje in modulatorje. SC vezja najuspešneje izvedemo v MOS tehnologiji. Analogno procesiranje v diskretnem času zahteva množico stikal, hkrati pa zahteva visoko vhodno impedanco vzorčevalnih vezij. MOS tehnologija zadosti obema zahtevama, saj omogoča izvedbo preprostih stikal, vhodne stopnje operacijskih ojačevalnikov pa lahko izvedemo z zelo visoko vhodno impedanco. Preprosta stikala v MOS tehnologiji omogočajo visoko upornost v izključenem stanju, relativno nizko upornost v vključenem stanju, stikala nimajo nične napetosti v vključenem stanju, poleg tega pa napetosti izvora in ponora nista vezani na napetost vrat. Nekatere analogne nadgradnje MOS procesov omogočajo tudi izvedbe visoko linearnih kondenzatorjev kot strukturo z dvema plastema polisilicija (Poly Capacitor), ali kot strukturo z dvema kovinskima plastema (MEVI Capacitor). 26 2.6 Literatura k 2. poglavju [1] Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill Higher Education, Boston, 2001. [2] D. A. Johns, K. Martin, Analog Integrated Circuits Design, John Wiley & Sons, Inc, New York, 1997. [3] Yannis P. Tsividis, Operation and Modeling of the MOS Transistor, McGraw-Hill Series in Electrical Engineering, New York, 1987. [4] Robert F. Pierret, Semiconductor Device Fundamentals, Addison-Wesley, Reading, 1996. [5] R. Gregorian, G. C. Temes, Analog MOS Integrated Circuits for Signal Processing, John Willey and Sons, New York, 1986 [6] Kenneth R. Laker, Willy M.C. Sansen, Design of Analog Integrated Circuits and Systems, McGraw-Hill Series in Electrical and Computer Engineering, New York, 1994. 27 3 SIGMA-DELTA MODULATOR Za natančno analogno-digitalno pretvorbo nizkofrekvenčnih signalov čedalje več aplikacij uporablja analogno-digitalne pretvornike na osnovi sigma-delta modulacije. Ti modulatorji s prevzorčenjem signala zmanjšajo zahteve po točnosti in kvaliteti elementov analognega dela (zahteve po medsebojni skladnosti transistorjev in zahteve po visokih ojačanjih operacijskih ojačevalnikov) na račun povečanja digitalnega procesiranja signala v digitalnem delu A/D pretvornika. Takšen pristop je nadvse primeren za izvedbo v modernih podmikronskih tehnologijah, kjer lahko na vse manjši površini izvedemo zapleteno digitalno vezje, medtem ko je kvaliteta izvedbe analognega dela omejena z vedno nižjimi napajalnimi napetostmi ter vedno slabšimi karakteristikami transistorjev (efekti kratkega kanala v MOS transistorjih [1, str. 39-41]), ki so prilagojene predvsem optimalnemu delovanju digitalnih vezij. f kvantizator y=q(uj Slika 14: Sigma-delta modulator l.reda in njegov linearni model Slika 14 prikazuje blokovno shemo in linearni model sigma-delta modulatorja 1. reda. Kot bo pokazano v nadaljnji analizi, z uvedbo povratne zanke zmanjšamo vpliv kvantizacijskega šuma v signalnem pasu, saj v tem primeru položaji ničel prevajalne funkcije šuma NTf(z) ustrezajo polom prevajalne funkcije signala Stf(z)- V primerjavi s kvantizatorjem se v signalnem pasu kvantizacijski šum modulatorja 1. reda pri podvojitvi vzorčne frekvence zmanjša za 9 dB (vendar izgubimo 5 dB zaradi uvedbe povratne zanke) (enačba 3.43), medtem ko se kvantizacijski šum sigma-delta modulatorja drugega reda pri podvojitvi vzorčne frekvence zmanjša za 15 dB, zaradi uvedbe povratne zanke v strukturo pa izgubimo 28 13 dB. Vzorčne frekvence ne moremo neomejeno povečevati, saj smo omejeni z izhodno odzivnostjo (slew-rate) ojačevalnika, upornostjo stikal in z minimalno kapacitivnostjo kondenzatorjev, pa tudi s porabo vezja, saj frekvenco delovanja modulatorja povečujemo s povečanjem mirovnega toka ojačevalnika. Ne nazadnje modulatorje višjih redov izvedemo na večji površini silicija. Zaradi povratnih zank z nelinearnimi elementi (kvantizatorji) je stabilnost modulatorjev višjega reda težko določljiva, takšni sistemi so lahko stabilni samo v določenem pasu vhodnega signala [2, 3, 4]. Enobitni D/A pretvorniki z dvema nivojema (izvedeni s primerjalnikom) v povratni zanki so sami po sebi linearni, vendar se v praksi pokaže, da je linearnost odvisna od stabilnosti referenčnih napetosti in stabilnosti referenčne frekvence takta [5]. Sigma-delta modulator prvega reda lahko izvedemo s SC (switched-capacitor, sikalo-kondenzator) pristopom. Prednosti takšnega pristopa so predvsem neobčutljivost na stabilnost referenčnega signala ure (clock jitter) in neobčutljivost na strmino, oz. obliko izhodne napetosti operacijskega ojačevalnika v integratorju - vsaj dokler zagotovimo, da izzvenijo prehodni pojavi. Poleg tega lahko z razmerjem med signalnim in referenčnim kondenzatorjem izvedemo skaliranje vhodnega signala proti referenci, s tem pa na račun zmanjšanja območja vhodnega napetostnega signala izboljšamo šumno karakteristiko A/D pretvornika [6]. Vezje bo delovalo kot del večjega integriranega sistema, zato moramo posebno pozornost posvetiti šumu, ki je posledica delovanja digitalnih preklopnih elementov vezja. Takšnemu okolju ustreza diferencialna izvedba analogno-digitalnega pretvornika, s skrbno načrtanim popolnoma diferencialnim ojačevalnikom [7]; pasivne elemente (upori, kondenzatorji) pa izvedemo s posebnimi tehnikami načrtovanja končne geometrije [8, 9, 10, 11]. 29 3.1 Analiza kvantizacijskega šuma kvantizatorja in sigma-delta modulatorja Analizo kvantizacijskega šuma sigma-delta modulatorja povzamemo po literaturi [12, 13], kjer je obdelan šum kvantizatorja za enosmerne in sinusne vhodne signale. Avtor v [12] £ analizira normalizirano napako kvantizatorja e = — s pomočjo karakterističnih funkcij in A razvoja napake e v Fourierjevo vrsto v obliki: e = e(u) = y]-----e A (3.1) Zapišimo še Fourierjevo vrsto za e1 e1 =e(u) =-----h^ 12 M 2\7d) 1 2*/£ -e A (3.2) območje brez prekrmiljenja Slika 15: Kvantizacijska napaka dvonivojskega kvantizatorja Izhod dvonivojskega kvantizatorja v določenem trenutku zavzema najbližjega od dveh izhodnih nivojev, pri tem je medsebojna razdalja med nivoji enaka A. Če privzamemo, da je kvantizacijska napaka omejena v območju ±A/2, omejimo vhodni signal kvantizatorja v območju ± A, to območje pa označimo kot območje brez prekrmiljenja kvantizatorja. Normirano vhodno napetost kvantizatorja u/A zapišimo v obliki r = \_r]+(r), kjer je |_rj najvišja celoštevilčna vrednost, enaka ali manjša r, z (r)pa označimo ostanek v območju 30 O ^ (r) < 1. Kvantizacijsko napako dvonivojskega kvantizatorja (slika 15) lahko v tem primeru zapišemo iz £ = q(u)-u kot e = — = — ( —). Za vhodno sekvenco un;-A)=£&} (3.6) Močnostni spekter izračunamo s pomočjo Fourierjeve transformacije avtokorelacije: S.(f)= I«,("K2* (3-7) «=-oo Če vstavimo enačbo (3.3) v enačbe (3.4), (3.5) in (3.6), lahko rezultate prikažemo kot člene enodimenzionalne (3.8a) ali dvodimenzionalne (3.8b) karakteristične funkcije [14, str. 523]: | &u(l)=E\e2m^l (3.8a) 31 Povprečno vrednost, drugi moment in avtokorelacijo en zapišemo: 1*0 2^/ 12 tZ2{Mf " (3.9a) (3.9b) (3.9c) V primeru sinusnega vhodnega signala un = Asin(nO)0 + (p), lahko podobno kot v enačbi (3.3) zapišemo en v obliki Fourierjeve vrste: *n / . litji—sinino^+cp) /*o 27TJI (3.10) S pomočjo enačb (3.8b) in (3.9c) izpeljemo [12, 15] močnostni spekter kvantizacijskega šuma v obliki enačbe (3.11): , . - _ .,, n=°° \** 1 1) kjer je Xn = ({2n - i)co0/27r) normalizirana frekvenca med [0,1) in -|2 a (3.12) /=1 S = nidt 1 spektralne komponente pri frekvenci Xn. Iz enačb (3.11) in (3.12) vidimo, daje spekter kvantizacijskega šuma diskreten, vsebuje vse lihe harmonske frekvence vhodnega sinusnega signala. Moč signala posamezne spektralne komponente je na kompleksen način odvisna od amplitude vhodnega sinusnega signala. 32 ^ -t-* q(-) ?\ w -i "(»J Slika 16: Ekvivalentna modela sigma-delta modulatorja 1. reda Podobno analiziramo kvantizacijski šum sigma-delta modulatorja 1. reda (slika 16). Vhodni signal kvantizatorja zapišemo kot vsoto originalnega vhodnega signala xn in signala kvantizacijske napake sn. V glavno vejo vstavimo zakasnitev, ki je lastna kvantizatorju, s tem dobimo diferenčno enačbo: Un = Vi ~ Vi = Vi + Vi " ?( Vi ) » = U,- (3.13) Ker velja un = q(un)-£n, lahko iz enačbe (3.13) izpeljemo diferenčno enačbo sigma-delta modulatorja l.reda: ?("„) = Vi+*„-Vi (3-14) Podobno kot pri analizi kvantizatorja iz enačb (3.13) in (3.14) izrazimo en: g = g(B)-B=>e.=f!L = ^lz^=^--g^-VL-e.,; „=1,2,... A A A A (3.15) Če pri vzamemo, da kvantizatorja ne prekrmilimo, velja e = — / —), s tem lahko enačbo (3.15) zapišemo v rekurzivni obliki: '■-{-&)-rte-4 ■-«- (3.16) 33 Iz enačbe (3.16) s pomočjo enačbe yn = — en = l —— H-----h yn_x j izrazimo en\ -■Mm (3.17) Enačba (3.17) je podobna enačbi napake kvantizatorja (3.3). S tem, ko postavimo kvantizator v povratno zanko skupaj z integratorjem, lahko un v enačbi kvantizatorja (3.3) nadomestimo z vsoto: (3.18) Iz enačbe (3.18) izpeljemo karakteristične funkcije iPi <$> (k) (/,/)=e^£J^^)«/^(i+/)^>«/^i::1:t^ j (3.19) Podobno kot v primeru kvantizatorja analizirajmo sinusni vhodni signal xn = Acos(nco0). Ob upoštevanju formule ^cosA:^ = — + sin na\ + Oh k=0 2 sin—- lahko enačbo (3.18) zapišemo v obliki: n-\ f»=Ek+ 1 x,, i n A k _ ( = — + — + asm k=0 a = 2 7 TlCOa 0)n v 2Asin^ 2sin^ 2 2 (3.20) Glede na enačbo (3.20) pričakujemo rezultat, ki bo podoben rezultatu kvantizatorja s sinusnim vhodom. Po podobnem postopku, kot v primeru kvantizatorja, izračunamo dvodimenzionalno karakteristično funkcijo: muh o (i + l) = 2N-l eMM)reJ* £ gM«b (_ xy jm (2mi)jm [ijcal) {i +1)=2N (3.21) 34 S pomočjo poenostavitve yn= — en ter enačb (3.8) in (3.9) izpeljemo iz enačbe (3.21) avtokorelacijo signala napake [12]: Ry(k)= fjejkm^{-\)mcXm)2 + fjejk{m^\-\)mcSm)2 (3.22) V poenostavljenem primeru, ko je amplituda vhodnega sinusnega signala A enaka polnemu območju (»full-scale«, FS) kvantizatorja, izračunamo avtokorelacijo sekvence y„ v obliki: *,(*)= ŽV2*4 (3.23) m=-°° kjer Sm izrazimo z: in km z: J(lyJm[2M2l-l)]( ^ Utr 2/-1 v lyJm[4^al]^ xy /=i A _ = 2/ \ 2^" 2y m = 0 m = 2N m = 2N-l m 2x, m = 2N m = 2N-l (3.24) (3.25) Enačbe (3.24) in (3.25) opisujejo pomembno lastnost sigma-delta modulatorja l.reda: spekter izhodnega signala je diskreten, pri frekvenci km ima amplitudo Sm. Spekter izhodnega signala je tako odvisen od frekvence vhodnega signala coo in vsebuje vse harmonike vhodne frekvence. Slika 17 prikazuje amplitudni spekter moduliranega signala frekvence 50 Hz pri amplitudi vhodnega signala 1/1000 maksimalne vhodne amplitude in pri frekvenci vzorčenja modulatorja 500 kHz. Amplitudna napaka pri 50 Hz je torej posledica soležne spektralne komponente kvantizacijske napake modulatorja. 35 0.6912 0.001 " 0.0008 - K 9.0006 - 0.0004 " 0.0002 - 400 500 600 t [Hz] 1000 Slika 17: Amplitudni spekter moduliranega signala pri vhodnem signalu 0.001 FS Zanima nas tudi vpliv konstantnega vhodnega signala na kvantizacijsko napako, saj v realnih vezjih konstantni vhodni signal predstavljajo razne nične (offset) napetosti. V primeru, ko je vhod v sigma-delta modulator 1. reda xn = xza vse x v območju brez prekrmiljenja, lahko un v enačbi kvantizatorja (3.3) nadomestimo z vsoto sn=nj3, kjer velja '-M (3.26) Po enačbi (3.1) razvijemo sn v Fourierjevo vrsto. Vrsto vstavimo v enačbo (3.4) in s pomočjo enačbe (3.8b) zapišimo dvodimenzionalno karakteristično funkcijo sn\ 1 N [0iakP i--J lM »~Nt} |0 /*-/ (3'27) Iz enačbe (3.9c) tako sledi: Jlnkfii (3.28) 36 Če primerjamo enačbo (3.28) z enačbo (3.23) ugotovimo, daje spekter kvantizacijske napake pri konstantnem vhodnem signalu diskreten, z amplitudami: S = 0 1 {2rnif n = 0 n*0 (3.29) pri frekvencah: Pn=[n (\ x - + — 2 A (3.30) Glede na enačbo (3.30) pričakujemo pri frekvenci vzorčenja 500 kHz največjo frekvenčno komponento v okolici 50Hz pri vhodnem signalu x/A = 0.0001 FS. Slika 18 prikazuje amplitudni spekter moduliranega signala pri vhodnem izmeničnem signalu z amplitudo 0.001 FS in dodanem enosmernem signalu 0.0001 FS. Napaka na 50 Hz komponenti se minimalno spremeni, opazne pa so spremembe amplitud ostalih frekvenčnih komponent. 0.9012 0.001 - Slika 18: Amplitudni spekter moduliranega signala pri izmeničnem vhodnem signalu z dodano enosmerno komponento 37 Spremembo napake na osnovni harmonični komponenti vhodnega izmeničnega signala v odvisnosti od nične napetosti signala prikazuje slika 20. Napaka je posledica vpliva harmonskih komponent kvantizacijske napake pri kvantiziranju majhne enosmerne napetosti ter njihovih zgibov na osnovno frekvenco vhodnega signala. Relativno visoka nična napetost praktično odstrani vpliv kvantizacijske napake na osnovni harmonski komponenti vhodnega signala, problem pa predstavljajo nične napetosti v področju od -0.002 do 0.002 FS, saj so nične napetosti praktičnih izvedb ravno v tem območju. -0.006 0.004 0.006 Slika 19: Vpliv nične napetosti signalne verige na amplitudno napako osnovne frekvenčne komponente vhodnega signala Vpliv kvantizacijske napake kvantiziranja nične napetosti na osnovno harmonsko komponento zmanjšamo z dodanim šumom, kot bo prikazano v 4. poglavju. Slika 20 kaže kvantizacijsko napako na osnovni komponenti vhodnega signala v primeru, ko vhodnemu signalu dodamo šum z normalno (Gaussovo) porazdelitvijo z efektivno vrednostjo Gin = 0.002 FS. Vsaka točka v grafu prikazuje povprečje 10 simulacij. 38 i • J 1 i i i i r i ; i ji x ntr x 1 - - 0.5 j iin J J u j II ijlll lili i ii L i nI i n 'I lili 1111 1 i ii" ii i p H 1 I -0.5 J i 1 1 -1 --i =: 1------- i i i i -0.00£ -0.0015 -0.001 "0.0005 0 0.0005 0.001 0.0015 0.002 offset CFS] Slika 20: Vpliv nične napetosti signalne verige na amplitudno napako osnovne frekvenčne komponente vhodnega signala pri dodanem vhodnem šumu s (f)df = e2 ,2 rms 0 __0^ -^- (3.35) OSR 40 \r^ ;V +(+y+ 7A <«•) + v ^ .a \_ 4 H(z) i e /7 Slika 21: Linearni model sigma-delta modulatorja l.reda Iz prenosne funkcije linearnega modela na sliki (21) lahko s poenostavitvijo, da sta signalni vhod xn in vhod kvantizacijske napake en dva neodvisna vhoda [1, str. 531-573], izpeljemo prenosno funkcijo signala STF (z) in prenosno funkcijo kvantizacijske napake NTF (z): VUJ *(z) 1 + fffe) (3.36) iVrF(z) = £(z) l + //(z) Prenosna funkcije kvantizacijske napake prvega reda naj ima ničlo pri z = 1, torej bo kvantizacijski šum filtriran z visokoprepustnim filtrom. Ker so ničle prenosne funkcije kvantizacijske napake v enačbi (3.36) ekvivalentne polom prevajalne funkcije signala, lahko H{z) izvedemo z integratorjem s prenosno funkcijo: H(z)-J- z-l (3.37) Enačbi (3.36) s tem postaneta: NTF(z) = X(z) l + l/(z-l) Y(z) _ 1 E(z) 1 + l/(z -1) (3.38) = l-z"' Zanima nas oblika prenosne funkcije \NTF (/)|, torej vzemimo z = ej0fr = ejl7^'fs in zapišemo: Wrf(/)=l-e"'2*//- =>|AU/J = 2sin (3.39) Moč kvantizacijskega šuma v signalnem pasu zapišemo iz enačb (3.35) in (3.39): P,= )S^NrMtdf=)^UNTF{ft -/o "/o 1Z J* 2 sin -.2 df (3.40) 41 pri /0 « fs, oz. pri OSR »1 lahko sin(;zf//5) aproksimiramo s 7if / fs P.= fA2Yx2Y2f0) =A2x2( 1 v12y V3y / ww 36 105/? (3.41) Moč maksimalnega sinusnega vhodnega signala, ko kvantizator še ne preide v nasičenje, zapišemo: f . 2 (3.42) P = 2V2 Iz enačb (3.41) in (3.42) izračunamo maksimalno razmerje signal/šum (SNR) sigma-delta modulatorja 1. reda z enobitnim kvantizatorjem: SNR^ =101og| J =101ogf^-j + 301og(O5/?) (3.43) v^y Enačba (3.43) kaže, da sigma-delta modulator 1. reda pri podvojitvi vzorčne frekvence izboljša razmerje signal-šum za 9dB, oziroma dobimo 1.5 bita na oktavo. -^0+9 i?9-»9-niJ T" Slika 22: Linearni model sigma-delta modulatorja 2. reda Sigma-delta modulator 2. reda (slika 22) izvedemo z dvema integratorjema, ki definirata prenosno funkcijo kvantizacijskega šuma: N TF w-SU-w (3.44) 42 S podobnim postopkom, kot pri sigma-delta modulatorju 1. reda izračunamo moč signala kvantizacijske napake sigma-delta modulatorja 2. reda: l2_2 P = A* 60\0ŠR (3-45> Enačbo (3.43) zapišemo za modulator 2. reda: 00 SM^ =101og -^ =101og -^r + 501og(OSfl) (3.46) v^y 2k' Enačba (3.39) ponovno kaže lastnost sigma-delta modulatorjev 2. reda. Modulator 2. reda pri podvojitvi vzorčne frekvence izboljša razmerje signal-šum za 15dB, oziroma 2.5 bita na oktavo. Pri modulatorjih višjega reda lahko izberemo tudi drugačno prenosno funkcijo kvantizacijske napake NTf- Želimo, da ima Ntf v signalnem pasu kar se da visoko dušenje, torej naj ima izven signalnega pasu kar največje ojačanje. Hevristični pristop k načrtovanju stabilnih sigma-delta modulatorjev višjega reda omeji maksimalno ojačanje NTF funkcija na manj kot 1,5. S temi podatki lahko z enim od programskih paketov za načrtovanje SC filtrov izračunamo optimalne vrednosti kondenzatorjev SC filtra [19, str. 648-887], [20], s katerimi realiziramo Ntf- 43 3.3 Vpliv neidealnosti elementov F1 Vino—g> Slika 23: SC izvedba sigma-delta modulatorja Večina sigma-delta analogno digitalnih pretvornikov v preteklih desetletjih je bila izvedena s SC (switched capacitor, stikalo-kondenzator) pristopom. SC pristop se je izkazal s svojo robustnostjo in združljivostjo z večino VLSI procesov, poleg tega pa je SC pristop zelo dobro raziskan in podrobno obdelan s stališča neidealnosti v vezju. Odločitev za SC realizacijo je skoraj samoumevna, predvsem zaradi prednosti SC pristopa: • neobčutljivost na tresenje signala takta in neobčutljivost na obliko izhodne napetosti ojačevalnika, ko izzvenijo vsi prehodni pojavi • večina VLSI CMOS procesov omogoča izvedbo linearnih kondenzatorjev • preprosta simulacija • ničle in poli filtrov povratnih zank so definirani z razmerjem med kondenzatorji Slabosti SC pristopa: • za visoke SNR zahteva velike vhodne kondenzatorje - kT/C šum • ker so pravi vzorčevalniki, lahko visokofrekvenčni šum vpliva v signalnem frekvenčnem pasu • neželene tokovne konice pri polnjenju kondenzatorjev 44 3.3.1 Vpliv neidealnosti integratorja Integrator kot osnovni element sigma-delta modulatorja opišemo s prenosno funkcijo (3.37). Zanima nas, kako na to prenosno funkcijo vplivajo karakteristike operacijskega ojačevalnika v integratorju, kot so končno ojačanje, končna pasovna širina in izhodna odzivnost (slew-rate) ojačevalnika. C • ov Slika 24: K izračunu vpliva neidealnosti elementov Pri analizi vpliva končnega ojačanja ojačevalnika Ao operacijski ojačevalnik v integratorju nadomestimo z napetostno krmiljenim napetostnim virom. Podajmo izhodiščne enačbe integratorja [21]: v(t) = -±-Vo(t) (3>47) A) voW = vc(0+v(r) (3.48) C[vc(0-vc{tHJ]=cMt)-Vi(t*-i)] (3.49) Iz enačb (3.47)-(3.49) dobimo prenosno funkcijo integratorja v z prostoru [22], [23, str. 108-113] v obliki: (3.50) V,(z) C j_ A -. Upoštevamo, da za več vhodov velja V(z)Cs =£C,V;(z). Enačbo (3.50) zapišemo v (=i diferenčni obliki, ki bo osnova pri analizah funkcionalnega modela: 45 Vo=—VJ*+Pi C C mp y ■ ref y Vinp ^ ref C C (3.51) Vo(tn) = —Vo(t«-l) + Pi Ps (C inp C v y~, inp (U+-^vJU C (3.52) V enačbah (3.50) do (3.52) pt in ps predstavljata statične napake v zaprtozančnem sistemu v fazi integriranja in fazi vzorčenja, definirane z: A- M 1+A>A A- AA 1 + A.A (3.53) (3.54) pi in /Js sta faktorja povratne vezave. Brez upoštevanja parazitnih kapacitivnosti jih zapišemo: (3.55) A = c+c +c, wp rej A = i (3.56) Pri analizo vplivov neidealnosti integratorja upoštevamo naslednje simulacijske pogoje: Vzorčna frekvenca /, = 500 kHz Referenčna napetost Vre/=0.6V Velikost enotskega kondenzatorja C0 = 0.75 pF Integracijski kondenzator C=1.0C0 Kondenzator signalne veje Cinp = 4.0 Co Kondenzator referenčne veje Cref = 1.0 Co Frekvenca signala A, = 50Hz Nizkofrekvenčni signalni pas fo = 1 kHz Tabela 2: Simulacijski pogoji analize vplivov neidealnosti integratorja 46 Razmerje moči signalne komponente na izhodu modulatorja proti vsoti moči ostalih komponent v nizkofrekvenčnem signalnem pasu (Signal-to-Noise-and-Distortion-Ratio), SNDR [36] Izračunamo iz moči posameznih frekvenčnih komponent FFT analize: SNDR = 101og j-i NBW -1 dI>*+2>* k=l k=s+l (3.57) torej kot razmerje signalne moči Ps referenčne komponente proti vsoti moči vseh ostalih komponent v nizkofrekvenčnem signalnem pasu/0. Slika (25) prikazuje SNDR krivulje sigma-delta modulatorja 1 reda pri različnih ojačanjih operacijskega ojačevalnika za vhodne signale amplitud od -80 dB celotnega območja do maksimalne amplitude vhodnega signala. Najboljše rezultate dobimo pri ojačanju operacijskega ojačevalnika nad 90 dB. "D (/) ..................................................... i ±Mrz w' j/ / j M w \ \ / / : 1 80 i i -70 ^i^ -50 /l i i i ■ -40 -30 -20 -10 (j w m ; 80 70 60 50 40 30 20 10 0 -10 -20 +-20dB -«_40dB 60dB 90dB -*-120dB -*-140dB Ain/AFS [dB] Slika 25: SNDR krivulja sigma-delta modulatorja l.reda pri različnih ojačanjih operacijskega ojačevalnika 47 Če pri vzamemo operacijski ojačevalnik z enim dominantnim polom (p o), bo odziv integratorja na nov vhodni vzorec eksponenten, s časovno konstanto ki jo splošno zapišemo [16, str. 348]: T = at = A)Po / i w (O, 1 + T.c fn \ n (3.58) (3.59) J Cim predstavlja ra-ti vhodni kondenzator in Cjh n-ti kondenzator v povratni zanki. Enačbo (3.59) lahko ob upoštevanju enačbe (3.55) zapišemo z dominantnim polom pci zaprto-zančnega sistema: T = ®, Pi Pa (3.60) S pomočjo enačbe (3.64), ki opisuje prenosno funkcijo operacijskega ojačevalnika operacijski z enim dominantnim polom K{s)J.M ^ VU) S + P° (3.61) razširimo enačbo (3.47) v: (*) = - —v0{t)---------UJ. A) O)0 dt (3.62) S podobnim postopkom kot v [21] izpeljemo enačbo prevajalne funkcije integratorja ob upoštevanju končnega ojačanja Ao in končne pasovne širine coq: h(z)=Y^)=^___M-ft-1 A f f 1-0; 1- Pil -1 (3.63) Enačba (3.63) je podobna enačbi (3.50). Parameter 0t predstavlja preostalo napako prehodnega pojava v fazi integriranja, zapišemo jo kot: (3.64) 6>=exp------'- S ti označimo čas, ki je na voljo za integriranje. ( It,] f 0 = exp -Pel — { TP,J K Pi) 48 Iz enačbe (3.63) zapišemo diferenčno enačbo izhoda integratorja: o v n t Pi i-e, (, p^ Pi v0(u)+A(l-^{^v,/,(rn_1)+^vre/(r„_1)l (3.65) prvi člen predstavlja odziv integratorja na lastno shranjeno vrednost, drugi pa je odziv integratorja na vhodne vzorčevane napetosti. o z C/> ,fl Jr k -/^ i f-r ; vr \ \ \ / i 80 1 j/ ' -70 ,^60^- -50 -40 -30 -20 -10 (j v ':; ir \ 80 70 60 50 40 30 20 10 0 -10 -20 Ain/AFS [dB] -•-1Hz -»-10Hz 100Hz 1000Hz Slika 26: SNDR krivulje sigma-delta modulatorja l.reda pri različnih frekvencah dominantnega pola Slika 26 kaže eno izmed lastnosti sigma-delta modulatorja 1. reda. SNDR karakteristika idealnega modulatorja je neodvisna od pasovne širine operacijskega ojačevalnika, dokler izhod integratorja deluje v linearnem (slew-free) področju. Pri simulaciji smo ojačanje operacijskega ojačevalnika v integratorju nastavili na 94 dB. Za analizo vpliva izhodne odzivnosti (slew rate) ojačevalnika pri vzamemo visoko odprtozančno ojačanje ojačevalnika A0. S tem se faktorja pi in ps v enačbi (3.58) približata vrednosti 1. Enačbo (3.65) z upoštevanjem enačbe (3.64) zapišemo kot odziv integratorja v časovnem prostoru: v (t) = V +V. o V / o m f 01 l-exp ~Pd~ l Pi) (3.66) 49 Skupno vhodno vzorčeno napetost izrazimo iz enačbe (3.51) kot vsoto vseh prispevkov: C C y _ _JZP.y;__ + r# y C mp C ref (3.67) Izhod operacijskega ojačevalnika (slika 27) na vzbujanje z vhodno stopnico Vin najprej omejeno linearno raste do določenega časa t d, dokler izhod ojačevalnika ne preide v linearno področje delovanja. Če izenačimo naklona obeh področij pri t = t d, lahko izračunamo t d'. V_p = SR Pi Vin=SR-td+Vap=>td = V. in r i SR Pc (3.68) (3.69) 1,2 0,8 o. a> 2 0,6 o > 0,4 0,2 0,1 0,2 0,3 t[us] 0,4 0,5 SR = inf -------SR = 5V/us 0,6 Slika 27: Časovni odziv ojačevalnika na vhodno stopnico pri različnih SR (td = 1.28e-7 s) Glede na td iz enačbe (3.69) integrator deluje v treh področjih delovanja: td < 0 : integrator vedno deluje v linearnem področju. 0 ti : integrator vedno deluje z omejeno izhodno odzivnostjo 50 80 70 60 50 |------------------1 -•-0.2V/US 40 ~~*^ o.3V/us 30 0l4V/uS x 0.5V/us 20 -*-1V/us -•-SV/us 10 '-----------------' 0 -10 -20 Ain/AFS [dB] Slika 28: SNDR krivulje sigma-delta modulatorja l.reda pri različnih SR operacijskega ojačevalnika Slika 28 prikazuje različne SNDR krivulje sigma-delta modulatorja l.reda pri različnih dvižnih hitrostih izhoda operacijskega ojačevalnika. Ojačanje operacijskega ojačevalnika 94 dB in izbrani dominantni pol 100 Hz v tej sliki definirata širino enotskega ojačanja operacijskega ojačevalnika na 5 MHz. Optimalni SR ojačevalnika naj bo okrog 5 V/jo,s. 3.3.2 Vpliv neidealnosti stikal Stikala v signalni poti vplivajo na signal s svojo upornostjo in temperaturno odvisnostjo upornosti, poleg tega pa vplivajo še s presluhom krmilnega signala in injeciranjem naboja kanala v signalno pot. Stikala v MOS tehnologiji so izvedena z vezavo PMOS in/ali NMOS transistorjev. Upornost MOS stikala v grobem podaja enačba (2.8). V SC vezjih nas zanima povezava MOS stikala s kapacitivnim bremenom ter posledično časovna konstanta polnjenja kondenzatorja. Glede na [19, str. 41-43] MOS stikalo deluje v več režimih delovanja, zato je upornosti stikala s kapacitivnim bremenom odvisna od vhodnega signala. m O z 51 V trenutku, ko stikalo vključimo, začne teči tok polnjenja kondenzatorja, napetost vds je visoka, s tem pa je visok tudi tok i/> skozi stikalo. V tem trenutku je torej upornost Ros majhna. Ko pa se napetost na kondenzatorju približuje vhodni napetosti, se tok id občutno zmanjša. Izhodna napetost se le počasi povečuje, skupaj z njo pa se povečuje tudi Ros-Končno tok iD povsem preneha in RDS se poveča na končno vrednost. Ker se upornost Ros med prehodnim pojavom precej spreminja, izberemo pri izračunu upornosti stikala polovično vrednost končne uds- V tem primeru je vrednost časovne konstante polnjenja kondenzatorja približno RdsCl, kar pa še vedno ne upošteva počasnega približevanja izhodne napetosti končni vrednosti (»rep« prehodnega pojava). Ta pojav lahko zanemarimo, če je čas preklopa stikala med 5 in 7 RdsCl- Enačba (2.8) s tem postane: R 1 DS,N MnCoxj[UGS-UT-^f (3.70) R 1 DS,P W f Vc + V ~OX j I r\ u C ' s B--(ua-UT)\ (3.71) Enačbi (3.70) in (3.71) kažeta, da zmanjšanje napajalne napetosti poveča upornost stikala, torej je upornost stikala odvisna od signala. Stikala generirajo neželeno harmonsko popačenje signala. To popačenje lahko do neke mere zmanjšamo z uporabo »transmission-gate« strukture, stikala tega tipa tudi zmanjšajo presluh krmilnega signala na signalno pot. Končna upornost stikal vpliva na ojačanje in pole prevajalne funkcije integratorja (3.50), (3.63), saj je prenos naboja sedaj odvisen tudi od RC časovnih konstant v vzorčevalni veji integratorja. Zaporedne upornosti stikal v isti fazi združimo v skupno upornost R, prevajalna funkcija sistema s tem postane: H{z)=YM ^pM-^-^)f v,(z) c i-r,z-' + r2z~2 (3.72) Pri tem sta parametra yj in 72 definirana z izrazoma: ^=£- + 0,4 + 0, Ps 1- M Ai+M(i-#) 00 7i = 1 + 4 6: 1 + 4 Ps 1 + 4 v + ee. Pi ^1-^+4 +4+1^+4 M yps J) \Ps Pl+APl + ^ \rs Ws (3.73) (3.74) 52 Preostanek napake prehodnega pojava v fazi vzorčenja 0S in v fazi integriranja 61 zapišemo: 6S = exp < t. ^ KRCsJ 0t = exp ( \ A& + 4) (3.75) (3.76) Parametra X\ in fa pa izrazimo z: 4= — PclRCs Ps a, = (i-AXi-a) (3.77) (3.78) Upornost stikal se s temperaturo spreminja, vpliv temperature pa lahko zmanjšamo z ustrezno arhitekturo integratorja - z ločeno signalno in referenčno vejo vzorčevalnega vezja, kar bo prikazano v poglavju o izvedbi modulatorja. CK i V t—o V Slika 29: Vpliv injeciranja naboja Poseben problem predstavljata injeciranje naboja kanala v signalno pot (slika 29) in presluh krmilnega signala stikal. Količino naboja v inverzni plasti definira enačba (3.79): Qch=WLC0X(VDD-Vin-UT) (3.79) Pri izklopu transistorja prekinemo kanal, naboj kanala pa preide preko izvora in ponora v transistorjevo okolico. Nekaj naboja pri izklopu steče na vzorčevalni kondenzator, kar povzroči napako: AV = WLCjVDD-Vin-UT) kC< (3.80) 53 Parameter k (delež celotnega naboja kanala, ki steče na kondenzator) je kompleksna funkcija, odvisna od različnih vplivov. Nanj vplivata predvsem impedanca izvora in ponora transistorja proti signalni masi ter prehodni čas krmilnega signala. V najslabšem primeru se lahko celoten naboj prenese na kondenzator, kar po enačbi (3.80) povzroči napako vzorčenja: ( WLC„ ^ V « V. - AV => V =V r out r in r ^ r out r m 1 + v C* WLCoX(y _Tj) — \yDD ut) (3.8i) Enačba (3.81) kaže, da injecirani naboj povzroči le napako ojačanja in enosmerno odmično napetost. Če pa upoštevamo tudi vpliv potenciala substrata na Ut (enačba 2.12) dobimo rezultat: V =V out It \ wz,Q Cs ) + r^^^Tv~-^^(vDD-uT0 + r^y;) (3.82) s~i V r in s-. Nelinearna odvisnost Ut od vhodnega signala V/„ povzroči nelinearno odvisnost injeciranega naboja, to pa je vzrok nelinearni prenosni karakteristiki integratorja. Vplive injeciranega naboja lahko zmanjšamo s posebnimi tehnikami krmiljenja stikal, kar bo opisano v poglavju o izvedbi sigma-delta modulatorja. Presluh krmilnega signala na signalno pot je posledica kapacitivnosti Cgd in Cgs- Če v približnem izračunu pri vzamemo, da se ti dve kapacitivnosti med delovanjem ne spreminjata, je napaka, povzročena zaradi presluha, določena s kapacitivnim delilnikom: AV=VCK W(Cgd + Cgs) (3.83) CKW{CGD+CGS)+CS Nelinearnost kapacitivnosti Cgd in Cgs podrobneje obravnava poglavje 2.2.4. 3.3.3 Vpliv neidealnosti kondenzatorjev Diferencialna vezja so liho simetrična, velja /(-*) = -/(*), zato so vse sode komponente Tavlorjeve vrste takšnega vezja enake 0: y{t) = alx(t) + a3x3(t)+a5x5{t)+... (3.84) 54 Enačba (3.84) kaže, da idealno diferencialno vezje, vzbujano z diferencialnim signalom ne generira sodih harmonskih komponent, ne glede na vzrok. Ker moči harmonskih komponent s frekvenco padajo, lahko analizo poenostavimo na nelinearni vpliv tretje lihe harmonske komponente. Poleg parazitnih kapacitivnosti je ključna neidealnost kondenzatorjev njihova napetostna odvisnost. Nelinearno napetostno odvisnost naboja na kondenzatorju lahko glede na prejšnje ugotovitve modeliramo z enačbo: q = Cy + C3V3 (3.85) Vpliv nelinearnega kondenzatorja obravnavamo glede na to, kje se ta kondenzator nahaja. Nelinearnost referenčnega kondenzatorja v vlogi 1-bitnega DA pretvotnirnika v povratni zanki modulatorja na samo karakteristiko modulatorja ne vpliva, saj se kondenzator lahko nabije le na dva različna napetostna nivoja, karakteristika med dvema nivojema pa je sama po sebi linearna. Nelinearnost vzorčnega kondenzatorja direktno vpliva na vzorčeni signal. Če nelinearnost kondenzatorja opišemo z enačbo (3.85), je razmerje osnovne harmonske komponente vzorčenega signala amplitude A z njegovo tretjo harmonsko komponento določeno z: (3.86) S/D = -^A2 4C, Nelinearnost integracijskega kondenzatorja prav tako povzroči harmonsko popačenje, zaradi intermodulacije harmonskih komponent s kvantizacijskim šumom pa še dodatno poslabša šumno karakteristiko modulatorja. Povratna zanka modulatorja (»noise-shaping loop«) sicer oba vpliva zmanjša s prenosno funkcijo integratorja, zato ima nelinearnost integracijskega kondenzatorja, preslikana na vhod modulatorja, precej manjši vpliv od nelineamosti vhodnega kondenzatorja 3.3.4 Vpliv neidealnosti primerjalnika Poleg hitrosti primerjanja sta najpomembnejša parametra primerjalnika nična napetost in histereza preklopne točke. Ker je primerjalnik zadnji element v sigma-delta modulatorju, njegovo odmično napetost V0f>comp preračunamo na vhod po enačbi (3.87): os,input os,comp / "^Tnt (3.87) 55 Pri večstopenjskih sigma-delta modulatorjih predstavlja Aint v enačbi (3.87) zmnožek vseh ojačanj posameznih integratorjev v verigi. Histereza primerjalnika povzroči, daje rezultat primerjave odvisen od prejšnjih rezultatov. Takšno pomnjenje vnaša dodatne sistemske pole v sistemsko prevajalno funkcijo, to pa degradira karakteristiko signalne in šumne prevajalne funkcije. Čeprav bodo neidealnosti primerjalnika zmanjšane s karakteristiko povratne zanke modulatorja, lahko na modulatorjevo karakteristiko vpliva metastabilnost primerjalnika. Metastabilno stanje nastopi, ko je vhodni signal v primerjalnik tako majhen, da primerjalnik ne preklopi pravočasno v eno od diskretnih izhodnih stanj. Pri tako majhnem signalu ni pomembno, če primerjalnik izbere 0 ali 1, saj bo rezultirajoči kvantizacijski šum približno enak pri katerikoli odločitvi. Pomembno je, da je rezultat izbran v času, ki še zagotovi pravilno delovanje D/A pretvornika v povratni zanki modulatorja. 3.3.5 Vpliv neidealnosti napetostne reference Izhod iz D/A pretvornika v povratni zanki modulatorja je produkt digitalnega vhoda, krmiljenega s primerjalnikom, in napetosti napetostne reference. Takšno množenje v časovnem prostoru pomeni konvolucijo v frekvenčnem prostoru. Če ima spekter izhodne napetosti napetostne reference kakršnokoli frekvenčno komponento, se bo ta komponenta modulirala s frekvenčnimi komponentami izhodnega digitalnega bitnega toka sigma-delta modulatorja. Problematične so predvsem diskretne frekvenčne komponente (spektralne črte) bitnega toka, saj demodulirajo frekvence v njihovi okolici v nizkofrekvenčno področje. Spektralne črte v bitnem toku so lahko posledica sekalnika signala (chopper), s katerimi izločamo enosmerno komponento, zato morajo biti frekvence krmilnih signalov sekalnikov še posebej skrbno izbrane, izhod napetostne reference pa mora biti dodatno glajen z izhodnim kondenzatorjem. 3.3.6 Vpliv notranjih šumnih virov v sigma-delta modulatorju Termični šum v elementih je posledica naključnega toka nosilcev zaradi termične energije. V S C vezju obravnavamo izvore termičnega šum v stikalih, sam termični šum ima konstantno (t.im. belo) močnostno gostoto v širokem frekvenčnem pasu. Frekvenčni pas 56 termičnega šuma je omejen z RC konstantami preklapljanih kondenzatorjev in s frekvenčnim pasom operacijskega ojačevalnika. Slika 30: K izračunu šuma vzorčevalnega SC vezja Za izračun termičnega šuma S C vezje poenostavimo v vezje s serijsko vezavo upora, kondenzatorja in s frekvenco fs periodično vključevanega stikala (slika 30). Če je vzorčna frekvenca /, precej višja od frekvenčnega pola vezja (1/coRC), se ves termični šum zgiba v frekvenčni pas od 0 do fjl. Izhajamo iz enačbe Johnsonovega šuma AkTRAf iz katere zapišemo celotno moč ekvivalentnega šumnega vira: -f AkTR kT {ojRCf C (3.88) Celotna šumna moč se zgiba v frekvenčni pas med 0 dof/2 z močnostno gostoto: S(f) = 2kT ffi (3.89) V SC vezjih v vsakem taktnem ciklu termični šum vzorčimo dvakrat (faza vzorčenja in faza integriranja), zato velja: S(f) = AkT ffi (3.90) Močnostna gostota šuma po enačbi (3.90) je enaka močnostni gostoti šuma ekvivalentnega upora R = l/fsC v frekvenčnem pasu 0 dofs/2: S(f) = 4kTReq = AkT ffi (3.91) Sigma-delta modulator sestavljata dva vhodna kondenzatorja, eden v signalni in eden v referenčni veji. Močnostna gostota termičnega šuma SC strukture je torej definirana: s(/)=^I^ /. T C, (3.92) 57 Termični šum operacijskega ojačevalnika je odvisen od transkonduktanc posameznih elementov ojačevalnika, ki prispevajo k celotnemu šumu ojačevalnika. Sum transistorjev, preračunan na krmilno elektrodo, je enakS(f) = SkT/3gm [8, str. 212], močnostno gostoto šumnega vira na vhodu StB pa izračunamo iz topologije ojačevalnika in mejne frekvence enotskega ojačanja ojačevalnika/,. Po vzorčenju se celotni termični šum ojačevalnika zgiba v signalni pas 0 dofs/2, celotna močnostna gostota vzorčenega termičnega šuma ojačevalnika je torej: J s (3.93) 1/f šum transistorjev v stikalih ne prispeva k celotnemu šumu modulatorja, saj 1/f šum povzročajo fluktuacije števila nosilcev v kanalu [16, str. 355], torej element v katerem tok ne teče, k celotnemu šumu ne prispeva. V SC vezjih je 1/f sum. predvsem problem operacijskih ojačevalnikov. Za razliko od termičnega šuma s konstantno spektralno gostoto, je 1/f šum največji pri nizkih frekvencah, zato ga z višanjem vzorčne frekvence ne zmanjšamo. Ena od možnosti za zmanjšanje 1/f šuma operacijskega ojačevalnika je večanje površine vhodnih transistorjev, pri tem pa zmanjšamo šum za 3dB z vsako podvojitvijo površine transistorja. Učinkovitejša metoda manjšanja 1/f šuma je vpeljava ničenega (»auto-zeroed«) integratorja, kjer vrednost 1/f šuma prejšnje polperiode odštejemo od vrednosti šuma trenutne polperiode. Takšen pristop zmanjša 1/f šum za faktor 1 - z^2, tak pristop se tudi lepo vključuje v koncept SC vezij. Skupni šum, preračunan na vhod sigma-delta modulatorja višjega reda je zaradi ojačanja integratorjev v signalni verigi odvisen predvsem od termičnega šuma stikal in šuma operacijskega ojačevalnika v prvem integratorju. 58 3.4 Decimatorji Frekvenčni spekter izhodnega signala modulatorja je sestavljen iz frekvenčnega spektra vhodnega signala ter iz visokofrekvenčnih komponent izven signalnega frekvenčnega pasu (visokofrekvenčni kvantizacijski šum in visokofrekvenčni šum vezja). Digitalni decimacijski filter poleg znižanja frekvence izhodnih digitalnih besed tudi nizkoprepustno filtrira signal, s tem pa duši visokofrekvenčne komponente izhodnega signala modulatorja. Decimacijski filtri znižajo visoko frekvenco izhodnih vzorcev fs v nizki ločljivosti (običajno enobitna) v 10 do 12 bitno paralelno besedo nizke frekvence fo. Ker se šumne komponente v bližini fD in večkratnikov fD preslikajo v nizkofrekvenčni signalni pas, je zaželeno, da ima decimacijski filter pri teh frekvencah ničle prenosne funkcije. SincN decimacijski filtri sestavljajo družino digitalnih filtrov s frekvenčno karakteristiko, podobno funkciji smcinf/fo)- Najpreprostejše vezje, s katerim izvedemo sine1 funkcijo je preprosto »accumulate-and-dump« vezje [24] z enim digitalnim akumulatorjem. Takšno vezje s frekvenco fs integrira vhodne digitalne vzorce *,-, vsako branje izhodne vrednosti y* z decimacijsko frekvenco fo pa notranjo spremenljivko akumulatorja postavi na vrednost nič: 1 Aflfc-l M i=N(k-l) Decimacijsko razmerje N predstavlja celoštevilsko razmerje med frekvenco vhodnih vzorcev in decimacijsko frekvenco: f N = ^f- (3.95) Jd Prevajalno funkcijo takšnega filtra zapišemo: /f(z) = lW=±y z^=llzll. (3.96) X(z) Ntt N 1-z"1 i=0 Frekvenčno karakteristiko filtra izračunamo z uvedbo z = eia* "^-Wi 59 Glede na potek frekvenčne karakteristike visokofrekvenčnega kvantizacijskega šuma ugotovimo, da je optimalni red sincN decimacijskega filtra za 1 višji od reda modulatorja [25, str. 551-552]. Rast dušenja visokih frekvenc filtra naj bo večja od rasti frekvenčne karakteristike kvantizacijskega šuma; na ta način visokofrekvenčni šum dušimo že pri relativno nizki frekvenci. SincN decimacijsko vezje višjega reda lahko učinkovito izvedemo kot kaskadno vezavo sine vezij nižjega reda [26, 27, 28, 29] ali z direktno izvedbo [30, 31]. 3.4.1 Digitalni filtri v sigma-delta prostoru Procesiranje signalov v sigma-delta prostoru omogoča direktno procesiranje visokofrekvenčnih enobitnih signalov, ne da bi frekvenco signala predhodno zmanjšali na Nyquistovo frekvenco. Pri procesiranju signalov v sigma-delta prostoru ne potrebujemo digitalnega decimatorja, z uporabo preprostih digitalnih struktur (sigma-delta množilnik in seštevalnik) pa se kompleksnost digitalnega dela precej zmanjša. Digitalno vezje tako vsebuje manj preklopnih elementov, s tem pa generira manjše tokovne konice in posledično manjši šum v vezju. Digitalne filtre v sigma-delta prostoru učinkovito izvedemo s pomočjo ponovne modulacije internih stanj z digitalnim sigma-delta modulatorjem [32]. Namesto kompleksnih digitalnih sigma-delta modulatorjev drugega reda lahko uporabimo t.im. »bitstream« generatorje, oz. digitalne sigma-delta generatorje prvega reda, s podobno strukturo kot v [33, str. 140-142]. Osnovni procesni element v sigma-delta prostoru je preprosto vezje polnega seštevalnika delta signalov, »delta full adder« (DFA), predstavljenega v [34] kot procesni element za delta modulirane signale (slika 31). Enako vezje lahko uporabimo tudi za procesiranje sigma-delta moduliranih signalov [35]. 60 Slika 31: Polni seštevalnik delta signalov S serijo medsebojno povezanih DFA vezij lahko izvedemo dvokvadrantni [35] in štirikvadrantni množilnik sigma-delta signalov, prikazan na sliki 32a. 3.4.2 Štirikvadrantni sigma-delta množilnik Izhodno sekvenco delta modulatorja za analogni vhodni signal x(t) zapišemo: {XJ=...,X_1,X0,X1,...; XH ={-1,4-1} (3.98) Množilno konstanto a štirikvadrantnega množilnika zapišemo v obliki: i-l ■ ~ rs-2 a-a{2 + a22 +... + a 2~ (3.99) V enačbi (3.99) a, zavzema dve diskretni vrednosti, -1 ali +1, za vsak i = 1,2,...,q. Produkt a • x(t) lahko s pomočjo te enačbe zapišemo: a-A:(0=(^(0+^W+(... + (^W2"1)---)2"1)2"1)2"1 (3.100) Vpeljemo še posebno sekvenco {/„}, v kateri velja /„ = -In.i in kjer /„ zavzema dve diskretni vrednosti: -1 ali +1. Ta sekvenca definira delta sekvenco konstantne funkcije i(t) = 0. 61 N-ti člen izhodne sekvence vsote DFA vezja Sn = (Xn,Yn) izračunamo iz lastnosti (7) DFA vezja [34], kjer velja: (1) {(X„,Yn)}={(Yn,Xn)} (2) {[(x„,y„),z„]}*{[x„,(y„,z„)]} 0) {(x„,xj}={x„} (4) «*.,-*. )}={/.} (5) {(x„,-Fj}={-(-x„,y„)} (6) {(ZM, /n )}7^ delta sekvenca vhodnega signala 2~lx(t) (l) {(Xn ,±Yn )}je delta sekvenca vhodnega signala 2~l [x(t)± y(t)\ Delta sekvenco {Pn} produkta a • ;c(r) izračunamo iz enačbe (3.100): Pn = (alXn,{a2Xn,(..., (a,X„,/B)...))) (3>101) iz česar sledi: P.-^»,U,ro.(...U,<«/.)L.J A," = a,X. V digitalni izvedbi lahko členi v sekvencah zavzemajo le vrednosti 1 in 0 (namesto +1 in -1). Ker v digitalnih izvedbah velja (- Xn) = Xn, lahko enačbo (3.102) zapišemo v obliki: P„ = (A,<,,.(A,<2,.(--k<',./J..J ,_ (3.103) K, «;=+i V enačbi (3.103) zXn označimo binarno inverzijo člena Xn. Paralelno množilno konstanto a lahko nadomestimo s počasi se spreminjajočim signalom y(t), zapisanim v obliki enačbe (3.99). Enačbo (3.103) izvedemo z DFA vezjem, kot je prikazano na sliki 32a. 62 (a) (b) Slika 32: Štirikvadrantni množilnik sigma-delta signalov Vhodi v polni seštevalnik so medsebojno v celoti zamenljivi, zato lahko s preureditvijo vhodov (slika 32) množilnik izvedemo s serijsko vezavo N-bitnega polnega seštevalnika in N-bitnega registra. Ti dve makro-celici sta na voljo kot optimizirana struktura v t.im. »datapath« knjižnicah končnih geometrij elementov. Preurejena struktura omogoča izvedbo optimiziranega funkcionalnega modela. Struktura, prikazana na sliki 32b predstavlja N-bitni akumulator, optimizirani funkcionalni model pa lahko zapišemo v nekaj vrsticah C++ kode [37]: void delta_add::update(int A, int I) { s += I; s += A & _bitmask; P = !!(s & (_bitmask + 1)); s &= _bitmask; }; in A = X ? Y : ~Y; A &= _bitmask; X]q v tem primeru serijski bitni tok, Y pa paralelna beseda. 63 3.4.3 Generator sigma-delta sekvenc Z nekaterimi poenostavitvami lahko s štirikvadrantnim sigma-delta množilnikom izvedemo t.im. generator sigma-delta sekvenc. Če z vhodno sigma-delta sekvenco kodiramo maksimalno konstantno vrednost, potem velja Xn=l, s čimer lahko enačbo (3.103) poenostavimo v: />„ = (/?„(&,(...,(/?,,/„)...))) jO, a,=-l (3.104) A ji, «,=+1 Paralelni vhod v N-bitni digitalni generator sigma-delta sekvenc opisuje binarno število v obliki enačbe (3.99): /3 = ft2-l+j322~2+..- + Pq2-q (3.105) V enačbi (3.105)/?; označuje bit z največjo težo (MSB). Binarno N-bitno število/? tako kodira maksimalno simetrično območje: -{lN-\)/2N < f>,2-' £ + (2" -l)/2* (3.106) Za visoke N (10 in več) so meje območja generatorja sigma-delta sekvenc praktično enake ±1. Na ta način dvobitna vrednost /?= 11 na vhodih dvobitnega digitalnega sigma-delta generatorja generira sekvenco {...,1,1,1,1,1,1,1,0,...}, medtem ko vrednost /?=00 na vhodih istega sigma-delta generatorja generira sekvenco {...,0,0,0,0,0,0,0,1,...}. Nično sekvenco {/„} na izhodu digitalnega sigma-delta generatorja dosežemo z izmeničnim menjavanjem vrednosti 100...0 in 11... 1 na N-bitnem paralelnem vhodu generatorja sigma-delta sekvenc. To pa je ravno vrednost na paralelnem izhodu Af-bitnega digitalnega akumulatorja v vlogi A^-bitnega integratorja sigma-delta sekvence, ko na njegov enobitni vhod priključimo nično sekvenco ln = {... ,0,1,0,1,...}. 64 3.4.4 Digitalni sigma-delta integrator Digitalni sigma-delta integrator sestavimo iz TV-bitnega digitalnega akumulatorja zaporedno vezanega na paralelni vhod Af-bitnega sigma-delta generatorja sekvenc (slika 33). -*(+)--------------r* ZA -h I— 7 *—' enobitni tok Slika 33: Digitalni sigma-delta integrator Zahtevam prevzorčenj a zadostimo s frekvenca takta sigma-delta struktur, ki je vsaj nekaj velikostnih razredov večja, kot je Nyquistova frekvenca vhodnega signala. V tem primeru lahko integrator s prevajalno funkcijo H (z) = l/(l - z-1) pretvorimo iz časovnega v frekvenčni prostor z bilinearno transformacijo z-1 = (2fclk - s)/(2fclk + s): Hm(s)=I&_+LmI*. (3<107) s 2 s Izhodna vrednost Af-bitnega digitalnega generatorja sigma-delta sekvenc je omejena z enačbo (3.106), medtem ko je maksimalna predznačena vrednost N-bitnega akumulatorja enaka Da zadostimo enačbi (3.106) moramo prevajalno funkcijo sigma-delta integratorja normirati s faktorjem (2^-1). Enačba (3.107) s tem postane: f 1 (lN -1) H'^m s (2^-l) 2N (3-108) V praktičnih izvedbah, kjer je N> 10 lahko enačbo (3.108) poenostavimo v Degradaciji signala zaradi preliva vrednosti notranje spremenljivke akumulatorja se izognemo z omejevanjem maksimalne notranje vrednosti integratorja z dodanim digitalnim omejevalnikom (limiter). Prehodne pojave ob vklopu filtra, sestavljenega iz predstavljenih integratorjev, pa lahko skrajšamo s postavitvijo začetne vrednosti notranje spremenljivke akumulatorja ob vklopu na srednjo vrednost, to je 100...0. 65 Podobno kot v poglavju 4, tabela 3 prikazuje simulirano napako odčitkov energije v odvisnosti od frekvence vhodnega signala. Frekvenčna odvisnost je posledica filtra (slika 7, poglavje 4), realiziranega z gradniki v sigma-delta prostoru. Amplitudo procesiranega sigma-delta signala v simulaciji nastavimo na 0.1 FS. Rezultati v frekvenčnem območju 40 - 65 Hz. kažejo na zelo dobro frekvenčno karakteristiko filtra. Signalna frekvenca [Hz] e [%]: 40 -0.057 45 -0.017 50 0.001 55 0.005 60 0.002 65 -0.020 Tabela 3: Simulirana frekvenčna odvisnost napake 3-5 Literatura k 3. poglavju [1] D. A. Johns, K. Martin, Analog Integrated Circuits Design, John Wiley & Sons, Inc, New York, 1997. [2] K. C.-H. Chao, S. Nadeem, W. L. Lee, C. G. Sodini, A Higher-Order Topology for Interpolative Modulators for Oversampling A/D Converters, EEEE Trans. On Circuits and Svstems, Vol. 37, str. 309-318, March 1990. [3] D. Anastassiou, Error Difusion Coding for A/D Conversion, IEEE Trans. On Circuits and Svstems, Vol. 36, str. 1175-1186, September 1989. [4] R. Schreirer, An Empirical Study of High-Order Single-Bit Delta-Sigma Modulators, IEEE Trans. On Circuits and Svstems, Vol. 40, str. 461-466, August 1993. [5] A. Yukawa, A CMOS 8-bit high speed A/D Converter IC, IEEE J. Solid-State Circuits, vol. SC-20, str. 775-779, June 1985. [6] B. E. Boser, B. A. Wooley, The Design of Sigma-Delta Modulation Analog-To-Digital Converters, IEEE J. Solid-State Circuits, Vol. SC-23, str. 1298-1308, December 1988. [7] Uroš Bizjak, Diferencialni CMOS operacijski ojačevalnik, Diplomska naloga, Fakulteta za elektrotehniko, Univerza v Ljubljani, junij 1996. [8] B. Razavi, Design of analog MOS integrated circuits, McGraw-Hill Higher Education, Boston, 2001. 66 [9] D. Su et al., Experimental Results and Modeling Techniques for Substrate Noise in Mixed-Signal integrated Circuits, IEEE J. Solid-State Circuits, vol. SC-28, str. 420-430, April 1993. [10] T. Blalack, B. A. Wooley, The Effects of Switching Noise on an Oversampling A/D Converter, ISSCC Dig. Of Tech. Papers, str. 200-201, February 1995. [11] N. K. Verghese, T. J. Schmerbeck, D. J. Allstot, Simulation Techniques and Solutions for Mixed-Signal Coupling in Integrated Circuits, Kluwer Academic Publishers, Boston, 1995. [12] Robert M. Gray, Quantization noise spectra, Trans. Inform. Theory, Vol. IT-36, str. 1220-1244, November 1990. [13] Robert M. Gray, Oversampled Sigma-Delta Modulation, IEEE Trans. Commun., Vol. COM-35, str. 481-489, May 1987. [14] Ludvik Gyergyek, Signali in statistične metode, Univerza v Ljubljani, Fakulteta za elektrotehniko, Ljubljana, 1984. [15] Robert M. Gray, Quantization Noise in £A A/D Converters, 2. poglavje v [16], str. 44- 74. [16] S. R. Norsworthy, R. Schreirer, G. Themes, Delta-Sigma Data Converters - Theory, Design, and Simulation, IEEE Circuits & Svstems Society, IEEE Press, New York, 1997. [17] James C. Candy, Gabor C. Temes, Oversampling Methods for A/D and D/A Conversion, poglavje v [18], str. 1-29. [18] James C. Candy, Gabor C. Temes, Oversampling Delta-Sigma Data Converters, Theory, Design, and Simulation, Wiley Interscience IEEE Press, New York, 1992. [19] Kenneth R. Laker, Willy M. C. Sansen, Design of Analog Integrated Circuits and Systems, McGraw-Hill Inc, New York, 1994. [20] Uroš Bizjak, Realizacija Switched Capacitor (SC) filtra s podanimi karakteristikami, Seminarska naloga pri predmetu Teorija in optimizacija elektronskih vezij, magistrski študij, Fakulteta za elektrotehniko, Univerza v Ljubljani, 1999. [21] Gabor C. Temes, Finite Amplifier Gain and Badwidth Effects in Switched-Capacitor Filters, IEEE J. Solid-State Circuits, vol. SC-15, str. 358-361, June 1980. [22] Yves Geerts, Augustino Manuel Marques, Michael S. J. Stevaert, A 3.3-V, 15—bit, Delta-Sigma ADC with a Signal Bandwidth of 1.1 MHz for ADSL Applications, IEEE J. Solid-State Circuits, vol. SC-34, str. 927-936, July 1999. 67 [23] Mohamed Dessouky, Design for Reuse of Analog Circuits, Čase Study: Very Low- Voltage Delta-Sigma Modulator, Ph.D. Thesis of the University of Pariš VI, januar 2001. [24] J.C. Candy, A Use of Limit Cycle Oscillations to Obtain Robust Analog-to-Digital Converters, IEEE Trans. Commun., vol. COM-22, str. 298-305, March 1974. [25] D. A. Johns, K. Martin, Analog Integrated Circuits Design, John Wiley & Sons Inc, NewYork, 1997. [26] D. Strle, Area and power consumption efficient VLSI implementation of programmable comb decimation filter with low switching noise, Informacije MIDEM, letnik 32, št 4(104), str. 311-315, december 2002 [27] S. Chu, C. S. Burrus, Multirate Filter Designs Using Comb Filters, IEEE Trans. Circuits and Sys., vol. CAS-31, str. 913-924, November 1994. [28] E. Dijkstra, O. Nys, C. Piquet, M. Degrauwe: On the use of modulo arithmetic comb filters in sigma-delta modulators, IEEE Proč. ICASSP'88, str. 2001-2004, April 1988. [29] T. Saramaki, H. Tenhunen, Efficient VLSI-Realizable Decimators for Sigma-Delta Analog-to-Digital Converters, IEEE Proč. ICASSP'88, str. 1525-1528, June 1988. [30] J. C. Candy, B. A. Wooley O. J. Benjamin, A Voiceband Codec with Digital Filtering, IEEE Trans. Commun., vol. COM-29, str. 815-830, June 1981. [31] H. Meleis, A novel architecture design for VLSI implementation of an FIR decimation filter, IEEE Proč. ICASSP'85, str. 1380-1383, March 1985. [32] D. A. Johns, D. M. Lewis, Design and Analvsis of Delta-Sigma Based IIR filters, IEEE Trans, on Circuits and Systems-II: Analog and Digital Signal Processing, vol. 40, str. 233-240, 1993. [33] G. van der Horn, J. L. Huijsing: Integrated Smart Sensors, Design and Calibration, Kluwer Academic Publishers, Dordrecht, 1998. [34] N. Kouvaras, Operations on delta-modulated signals and their applications in the realization of digital filters, The Radio and Electronic Engineer, vol. 48, str. 431-438, September 1978. [35] P. 0'Leary, F. Maloberti, Bit stream adder for oversampled coded data, Electronics Letters, vol. 26, str. 1708-1709, September 1990. [36] K. H. Lundberg, Analog-to-Digital Converter testing, url: http://web.mit.edu/ klund/www/A2Dtesting.pdf, 13. 4. 2005. [37] U. Bizjak, Funkcionalna verifikacija digitalnih vezij v C++ okolju, Elektrotehniška in računalniška konferenca ERK 2003, Ljubljana, September 2003. 68 4 Merjenje električne energije Prvi instrument za merjenje električne energije je patentiral Thomas Alva Edison, temeljil pa je na elektrolitskem načinu, kjer je električni tok prenašal baker iz ene elektrode, potopljene v raztopino bakrove soli, na drugo, porabljeno električno energijo pa je določil s tehtanjem plošč. Zgodovina je polna bolj ali manj domiselnih inštrumentov za merjenje električne energije, leta 1897 pa je George Hookman predstavil indukcijski števec električne energije, ki še danes predstavlja enega najbolj uporabljenih načinov merjenja. Z razvojem elektronike v sredini 20. stoletja se je pričel tudi razvoj elektronskega števca. Prvi elektronski števci, ki so se pojavili v začetku 70. let, so temeljili na TDM principu. Podobno, kot v 19. stoletju, seje pojavilo nekaj različnih načinov množenja toka in napetosti [2]: TDM princip, Hallov množilnik [3], stohastični množilnik, kjer napetost in tok s primerjalnikom pretvorimo v zaporedje ničel in enic, samo množenje pa izvedemo s pomočjo logičnih operacij, parabolični množilnik na osnovi matematične enačbe (a + b) —(a—b) = Aab in digitalni način množenja z ločenim zajemom signala napetosti in toka s pomočjo A/D pretvornika. Ločen zajem signala toka in napetosti z analogno-digitalnim pretvornikom omogoča digitalno obdelavo signala, tako pa lahko poleg porabljene energije, izračunamo še različne parametre energetskega omrežja [4]: frekvenco faznih napetosti, temenske vrednosti napetosti in tokov, efektivne vrednosti in popačenje (THD) napetosti in tokov, itd. 4.1 Merjenje delovne moči z ločenim merjenjem u(t) in i(t) V idealnih razmerah izmenično napetost in tok preko impedance Z podamo z enačbama (4.1) [5]: u(t) = Ucos(o)nt + a) v/ v o (41) i(t)=Icos(co0t + j3) Trenutna moč, p(t) je definirana: p(t)=u(t)i{t) = —cos(a-j3)+—cos(2co0t + a +/3) (4.2) 69 Povprečno moč v časovni periodi T, T = k • 2n podamo: P=— \u{t)i(t)dt = —cos(tf-/?) = — cos#? ^'^ Ti 2 Standardni delovna in jalova moč sledita iz enačbe (4.3): P = —cos (p = UI cos (p Q =—sin

"0) (4-5) A^0 4.1.1 Vpliv parametrov u(t) in i(t) na izračun delovne moči Amplitudi napetosti in toka nastopata v osnovnih enačbah moči (4.4). Zanima nas, kako na izračun povprečne moči v časovni periodi vplivajo harmonske komponente in enosmerna nična (offset) komponenta v signalu toka in napetosti. Periodična signala u(t) in i(t) zapišimo kot Fourerjevo vrsto, ob tem pa privzemimo, daje kot med signaloma u(t) in i(t) enak 0°. u(t) = U0 + ^ \(Jk cos kco0t) k=l (4.6) i(t)=I0 + Y,\hcoskG)ot) k=i 271 Povprečno moč izračunamo po enačbi (4.3), upoštevajmo daje \sin(kt)dt = 0 p=1 J„(,)-(,)d,=u0/0+|;^Ii. (4.7) 1 o k=l l Enačba (4.7) kaže, da k povprečni moči v periodi T prispevata zmnožka obeh ničnih napetosti ter zmnožek amplitud soležnih harmonskih komponent. 70 4.2 Generacija impulzov in umerjanje števcev Po definiciji je energija W enaka integralu trenutne moči v času od ti do t?. h h W = jp(t)dt = \u(t)i(t)dt (4.8) h h V enačbo (4.8) vstavimo enačbo (4.2): „, UIcos( za števec 1011100 torej znaša: 73 D_=^^ = M = 1:1.44 1.15J/„ 1.15 (415) D o^=aMj£=1:200 bn« 7 1(X) max j." v 4.4 Vp//V šuma tokovnega in napetostnega kanala na raztros impulzov Signala u(t) in i(t), ki nastopata v enačbi (4.2), lahko zapišemo kot vsoto sinusnega signala us(t) in naključnega signala un(t). Trenutno moč p(t) zapišemo: /7W=M(r)rW = Mj(rXW+[W5W/n(0+w„(0^W+Mn(rKW] (4.16) Prvi člen v enačbi (4.16) predstavlja trenutno delovno moč ps(t) = us(t)is(t), ostali členi pa predstavljajo prispevek šumapn(t): Pn M = us (t)in {t) + un (t)is (t) + un {t)in {t) (4.17) Pri izračunu prispevek šuma pn(t) po enačbi (4.17) k povprečni moči, ko gre čas t proti neskončnosti, vsakega od členov funkcije pn(t) obravnavajmo kot naključno spremenljivko X s porazdelitveno funkcijo Px(x). Prvi moment funkcije pn(t) v enačbi (4.17) določa njeno povprečno vrednost: E(X)= jxPx(x)dx (4.18) Povprečne vrednosti X + Y vsote dveh spremenljivk X + Y izračunamo iz [9, str. 519-523]: +oo +oo X+Y = jxPx {x)dx + \yPY {y)dy = X+Y (4 19) Za povprečno vrednost produkta dveh spremenljivk X in Y velja: _______ +°o X • Y = jxyPXY (x, y)dxdy (4 20) 74 Če sta naključni spremenljivki X in Y statistično neodvisni, velja: PXY{x,y) = Px(x)PY{x) (4.21) Enačbo (4.20) za statistično neodvisni spremenljivki torej zapišemo: +00 +00 X^Y = jxPx (x)dx jyPY {y)dy = XY (4.22) Privzamemo, da so si spremenljivke v enačbi (4.17) statistično neodvisne. S pomočjo enačb (4.18), (4.19) in (4.22) izpeljemo povprečno vrednost pn(t) ko t limitira proti <*: T = TT T + u~ T+u~ T (4-23) n s n ' v n s v n n Iz enačbe (4.23) lahko razberemo, da v primeru, ko sta povprečni vrednosti Un in In enaki 0, tudi povprečna vrednost Pn limitira proti 0. Zanima nas srednja kvadratna vrednost <72oz. varianca enačbe (4.17). Varianco določa enačba (4.24): a2 = {x-xf (4-24) V primeru, da je povprečna vrednost spremenljivke X enaka 0, je varianca enaka drugemu momentu e(x2) [9, str. 516]. Podobno kot v primeru srednje vrednosti vsote (4.19) lahko definiramo tudi srednjo vrednost kvadrata vsote naključnih spremenljivk X in Y\ {X+Yf = X2+Y2 + 2X-Y (4-25) Če sta spremenljivki medsebojno statistično neodvisni, po enačbi (4.22) velja: {X+Yf = X2+Y2 + 2X-Y (4-26) 75 Predpostavimo srednji vrednosti Un in In enaki 0. Po enačbi (4.23) je v tem primeru tudi srednja vrednost Pn enaka 0, zato je varianca pn enaka drugemu momentu pn. Upoštevamo enačbo (4.26) in dobimo varianco pn: °\ ~(U.-I.Y + fr, I,Y + (P. ■ 'n Y (4-27) Za produkt statistično neodvisnih spremenljivk velja enačba (4.22). Enačbo (4.27) lahko s tem zapišemo: ] O.lm -2.11 1.89 0.2m -1.19 1.52 0.5m -0.54 0.87 lm -0.17 0.68 0.05 0.47 -0.08 0.24 2m -0.06 0.69 0.02 0.33 -0.01 0.14 5m -0.05 1.24 0.03 0.57 0.01 0.21 lOm 0.03 2.17 Tabela 5: Vpliv različnih nivojev dodanega šuma 86 Iz tabele 5 je razvidno, da dodani šum zmanjša povprečno napako sigma-delta modulatorja 1. reda, vendar raztrese merilne rezultate. Iz tabele 5 izberemo želeni nivo dodanega šuma kot kompromis med disperzijo rezultatov in preostalo povprečno napako. Najboljše rezultate pričakujemo pri izbiri dodanega šuma z efektivno vrednostjo (Tin = 0.002 FS. 4.6 Funkcionalna simulacija števca električne energije Pri pogoju, da so amplitude posameznih frekvenčnih komponent v napetostnem kanalu precej manjše od amplitud vhodnega signala, nam po enačbi (4.40) k celotnem raztrosu rezultatov izmerjene energije prispeva le komponenta šuma na osnovni 50 Hz harmonski komponenti tokovnega signala. S funkcionalno simulacijo celotnega analognega in digitalnega dela elektronskega števca električne energije [12] analiziramo vpliv posameznih parametrov vhodnega signala na rezultate meritev. Modulirane digitalne signale vodimo v model digitalnega signalnega procesorja (slika 42), izmerjene rezultate pa analiziramo s statističnimi metodami. Slika 42: Osnovni bloki digitalnega števca električne energije 87 Digitalni filter v vlogi decimatorja in pasovnega filtra izvedemo z digitalnimi strukturami v sigma-delta prostoru. Z optimizacijo koeficientov filtra dosežemo kar najbolj ravno amplitudno karakteristiko v frekvenčnem pasu od 45 - 65 Hz. Simulacije in analize izvedemo s simulacijskimi parametri, navedenimi v [12], nekaj rezultatov simulacij pa je zbranih v tabeli 6, ki prikazuje rezultate 100 »odčitkov« izmerjene energije pri različnih amplitudah tokovnega kanala. Izbrani nivo šuma je Oin = 0.002 FS. Ain [FS] e[%] <7j%] 0.001 -0.217 0.235 0.002 -0.056 0.178 0.005 0.0007 0.062 0.01 0.0096 0.025 Tabela 6: Rezultati simulacije pri različnih amplitudah tokovnega kanala Zanimiv je tudi vpliv različnih šumnih nivojev vhodnega šuma na rezultate števca električne energije, predstavljen v tabeli 7. Signalu amplitude 0.001 FS dodajamo različne nivoje šuma. V tem primeru je statistično obdelanih 1000 odčitkov. (Tin [FS] e[%] 2*31 Kjer člen F^ predstavlja element admitančne matrike v x vrstici in v stolpcu. Analiza enačbe (5.7) pokaže, da ima vezje poleg dominantnega pola v vozlišču ni, določenega s kompenzacijskim kondenzatorjem C& še dva pola in dve ničli pri visokih frekvencah. Problematična je ničla na desni strani s ravnine [7, str. 434-442], kije posledica sklopa vhodnega signala na izhod preko kompenzacijskega kondenzatorja. Ta ničla oži pasovno širino ojačevalnika, zato jo lahko z uvedbo dodatnega kompenzacijskega upora Rc zaporedno kompenzacijskemu kondenzatorju Cc popolnoma odpravimo, oz. lahko z ničlo kompenziramo enega od nedominantnih visokofrekvenčnih polov. V našem vezju pa simulacije pokažejo, da uvedba kompenzacijskega upora razdeli enega od realnih nedominantnih polov v dva kompleksna pola, poleg tega pa potisne ničlo na levi strani proti nižjim frekvencam. Ker tudi brez dodatnega kompenzacijskega upora ojačevalnik doseže želene karakteristike (pasovna širina, fazna varnost), kompenzacijskega upora v ojačevalnik ne bomo vstavili. 5.1.2.2 Izhodna odzivnost V realnem operacijskem ojačevalniku se odziv na vhodno stopnico razlikuje od linearnega prehodnega pojava v linearnih RC vezjih. Izhodna napetost operacijskega ojačevalnika se pri znatnih spremembah vhodnega signala nekaj časa spreminja po premici s konstantnim nagibom, preden spet preide v področje linearnega prehodnega pojava. Tokovni generator vhodne stopnje zagotavlja tok /55, ki se deli med vhodna transistorja Mi in M2. Vzbujanje vhodov ojačevalnika z relativno visoko diferencialno vhodno napetost V£ » Vt~ pa lahko povzroči, da se Mi popolnoma zapre, ob tem ko se M2 popolnoma odpre. Pri zaprtem Mj lahko tok skozi bremenski transistor M3, ki ga je prej zagotavljal Mi priteče le skozi serijo kaskodnih transistorjev Me, MC6 in MC7 ter skozi kompenzacijski kondenzator Cc-Če pri vzamemo, da je napetost na krmilni elektrodi M7 konstantna, potem tok skozi kompenzacijski kondenzator povzroči, da izhodna napetost Vout raste linearno z naklonom: 96 int " C, (5.7) Poleg internega kompenzacijskega kondenzatorja moramo za korekten izračun upoštevati tudi polnjenje bremenskega kondenzatorja C\. s preostalim tokom transistorja Me Za polnjenje bremenskega kondenzatorja je na voljo le tok tokovnega generatorja M<5, zmanjšan za tok ID1, ki v tem trenutku teče skozi kompenzacijski kondenzator. Posledično napetost na krmilni elektrodi M7 pade, kar zmanjša tok skozi transistor M7. Za polnjenje bremenskega kondenzatorja C'l je tako na voljo skoraj celoten tok ID6 - IDl: \ SRe„=^^ (5.8) Strmina naklona izhodne napetosti, oz. izhodna odzivnost operacijskega ojačevalnika je torej: SR = mm(SRM,SReJ (5.9) 5.1.2.3 Sumna karakteristika Vse napetostne šumne vire transistorjev lahko seštejemo v ekvivalentni vhodni napetostni ( A V šumni vir z močnostno gostoto: s ^(/)=ž^(/iirL (5-10) i=\ V enačbi (5.10) z Seqin{f) označimo močnostno gostoto ekvivalentnega vhodnega napetostnega šumnega vira transistorja M;, z Avni ojačanje od sponke s šumnim virom do izhodne sponke, Av pa predstavlja ojačanje ojačevalnika. Če pri vzamemo visoko ojačanje prve stopnje, potem lahko zanemarimo prispevek šumnih virov druge, kaskodne stopnje. Ekvivalentna močnostna gostota vhodnih transistorjev je že izračunana na vhodu operacijskega ojačevalnika, prispevek ekvivalentnih vhodnih napetostnih šumnih virov bremenskih transistorjev vhodne stopnje pa preračunamo na izhod diferencialne stopnje po enačbi: s (f)=z2 (r Ur )V (f)+22 (r \\r )V (f) (5.11) 0M3,M4,out\J t &m3Vdsl\\rds3/ v M3,in \J t T O m4 Vds2 \\'ds4 J vM4,in^J ' 97 Iz enačbe (5.11) izračunamo močnostno gostoto ekvivalentnega napetostnega šumnega vira operacijskega ojačevalnika tako, da delimo močnostno gostoto na izhodu s kvadratom ojačanja diferencialne stopnje g2ml(rol\\ro3f: Seq,in(f)=2Sm.n(f) + 2Šf-V*Xin(f) 8ml (5.12) V enačbo (5.12) vstavimo enačbi termičnega šuma (2.20) in 1/f šuma. (2.21) transistorja. Tako dobimo končno enačbo močnostne gostote šuma operacijskega ojačevalnika: S„Jf) = 2-4kT + 2g m3 + 2KX 1 + 2K, 1 Sls l3*ml 3g2ml) C0X(WL\f CjWL\fg (5.13) Iz enačbe (5.13) razberemo, da s povečanjem gmj, oziroma z zmanjšanjem gm3 zmanjšamo vpliv termičnega šuma, vpliv 1/f šuma, ki prevladuje pri nizkih frekvencah pa zmanjšamo s povečanjem površine WL MOS transistorjev. Ker je gm proporcionalen ^JlDW/L , po enačbi (5.13) ugotovimo, da moramo za nizkošumno delovanje kar najbolj podaljšati dolžine transistorjev v vlogi tokovnih generatorjev. 5.1.2.4 Vhodna kapacitivnost Za izračun vhodne kapacitivnosti na vhodu V/„+ priključimo V,n..na signalno maso, v tem primeru pa skupne točke izvorov vhodnih transistorjev Vc ne smemo več obravnavati kot virtualno maso, saj je izmenična napetost skupne točke izvorov v tej vezavi VM=v/n4/2. u =K.(f \9JV,„.-VJ 'ds2 9j-vJ Slika 46: Vpliv Cgs na vhodno kapacitivnost Izmenični tok iz vhodne točke teče preko Cgsi, nato pa se preko skupne točke izvorov zaključi preko CgS2 na signalno maso. Ker velja Cgsi = CgS2, prispeva Cgs vhodnih transistorjev (zaradi kapacitivnega delilnika od vhoda proti signalni masi k kapacitivnosti vhoda) približno Cgsi/2. Vhodni tok zapišemo: sC gs\ (5.14) 98 'j ?<*" v o—f" g y "ml in* Slika 47: Vpliv Cgd na vhodno kapacitivnost Izmenični tok vhoda Vin+ lahko teče tudi preko Cgdi proti signalni masi izhoda diferencialne stopnje. Privzemimo, da se tokrat skupna točka izvorov vhodnih transistorjev tokrat ne spreminja (obravnavamo jo kot virtualno maso). Če napetost vni zapišemo s približkom vni = ~ 8mivin+/Gl' lahko tok i2 skozi Cgdi zapišemo: ( \ h = V^SC^ V Gl J (5.15) Gi v enačbi (5.15) predstavlja skupno prevodnost v vozlišču ni. Iz enačb (5.14) in (5.15) zapišemo enačbo za vhodno kapacitivnost s približkom: a=-^+cJi+^ 'gd\\ G\ (5.16) Vhodna kapacitivnost je torej približno polovica Cgs, k vhodni kapacitivnosti pa prispeva še Cgd, povečana s faktorjem Millerjevega efekta ojačanja prve stopnje. 5.1.2.5 Območje vhodnega signala Za pravilno delovanje vhodne stopnje moramo zagotoviti delovanje vseh transistorjev v nasičenju. Za izračun minimalnega vhodnega signala lahko zapišemo: U DS,M5 ~*~U DS(sat),Ml ~ ^ in,min "*" ^GS,Ml (5.17) Upoštevamo, daje U DS) ^ ' ' 100 5.1.2.7 Ojačevalnik sofazne povratne zanke vA m i v, DD V bal O— * M. M. M. % jpjp M. Jf« — V_ Slika 48: Ojačevalnik sofazne povratne zanke Srednjo točko izhoda ojačevalnika s popolnoma diferencialno strukturo definira šele sofazni ojačevalnik (slika 48), ki s povratno vezavo določi in stabilizira izhodni signal. Ojačevalnik sofazne povratne zanke meri skupno točko izhodne napetosti preko uporov Rj in R2, na izhod pa vpliva preko tokovnih generatorjev M3 in M4 v vhodni diferencialni stopnji ojačevalnika. Ojačevalnik sofazne povratne zanke ima lastno ojačanje, vhodno in izhodno območje signala ter lastni šum. Da zagotovimo pravilno delovanje osnovnega diferencialnega ojačevalnika, mora biti pasovna širina pomožnega ojačevalnika sofazne povratne vezave najmanj tolikšna, kot je pasovna širina ojačevalnika diferencialnega načina. Odprtozančno ojačanje ojačevalnika sofazne povratne zanke naj bo kar se da visoko, zaželeno pa je, da ojačevalnik ne vpliva na maksimum in minimum vhodne in izhodne napetosti. Zahtevam po visokem ojačanju in pasovni širini ojačevalnika zadostimo s tem, da diferencialno in sofazno signalno pot združimo že v prvi - vhodni stopnji popolnoma diferencialnega operacijskega ojačevalnika [1]. Lastnosti sofazne vhodne stopnje naj bodo 101 enake vhodni stopnji diferencialnega načina, sofazna vhodna stopnja naj bo torej enaka diferencialni vhodni stopnji. Ojačevalnik sofazne povratne zanke je sestavljen iz vhodnih PMOS transistorjev Mg in Mg s pripadajočim tokovnim generatorjem Mn in bremenskima transistorjema Mw in Mu. Sofazni signal vpliva preko transistorjev M3 in M4 diferencialne stopnje na srednjo točko izhoda, signalna pot sofaznih signalov pa deli izhodno stopnjo ter kompenzacijsko vezje s signalno potjo diferencialnega signala. V diferencialnem načinu želimo kar se da majhno nično komponento, zato signala sofazne povratne zanke ne bomo preprosto seštevali kot tok na bremenskih transistorjih [1], pač pa bomo s tem signalom krmilili delovno točko bremenskih transistorjev diferencialne stopnje. S takšnim vezjem sicer dosežemo nekaj manjše ojačanje v sofazni povratni zanki, vendar lahko tako pasovno širino, kot tudi ojačanje, neodvisno nastavimo s parametri transistorjev Mjo in Mu v ojačevalniku sofazne povratne zanke. Ker vsako vozlišče takšnega ojačevalnika v karakteristiko popolnoma diferencialnega ojačevalnika prinese tudi nedominantni pol, je optimizacija dveh medsebojno prepletenih ojačevalnikov -diferencialnega in sofaznega - zahtevno delo, pri katerem moramo izbirati med množico kompromisov. Malosignalno analizo lahko povzamemo po malosignalni analizi diferencialnega dela. Transistor Mu, vezan kot dioda v tokovnem zrcalu M3+M4, zrcali izmenični tok sofaznega ojačevalnika v diferencialno stopnjo, sofazni signal pa nadaljuje do izhoda po isti poti, kot diferencialni signal. Pri malosignalni analizi sofaznega ojačevalnika vežemo vhoda diferencialne stopnje in referenčni signal AGND na izmenično maso. Celotno malosignalno ojačanje sofaznega ojačevalnika s tem zapišemo: A»,cm = A>l,cmA>2 = \Bm\\ V0 -1;jc<0 (5.22) V enačbi (5.22) predstavlja x pomožno notranjo spremenljivko integratorja, v pa izhod sigma-delta modulatorja, ki ga preko D/A pretvornika vodimo v povratno zanko. Enačba (5.22) kaže, da bo notranja spremenljivka integratorja x omejena le pod pogojem, če bo absolutna vrednost vhodne napetosti un zadostovala pogoju: kl<—l I «1 c ref (5.23) Če z velikostjo vhodnega signala zadostimo enačbi (5.23), potem lahko z razmerjem kondenzatorjev C/Cs navidezno povečamo amplitudo vhodnega signala v samem sigma-delta modulatorju brez uporabe dodatnega predojačevalnika: Un=~c~Uf (5.24) 105 Stikala v SC vezju so izvedena z MOS transistorji, zato upoštevamo, da v vključenem stanju v vezju predstavljajo majhno serijsko upornost. Začetno področje delovanja stikala je odvisno od napetosti na MOS stikalu v izključenem stanju. V primeru, ko velja UDS >UGS —UT, začne MOS stikalo prevajati v področju nasičenja. Kasneje napetost med ponorom in izvorom pade glede na polnjenje oz. praznjenje kondenzatorja, stikalo pa končno preide v linearno področje. Tok nasičenja transistorja v stikalu v času tsiew omeji hitrost spremembe napetosti na kondenzatorju z: SR„ = 'p- (5-25) t -Uds SR (5.26) SW V linearnem področju se napetost na kondenzatorju spreminja s časovno konstanto r, odvisno od velikosti kondenzatorja in vsote vseh serijskih upornosti stikal v veji: *-£*.-c-i— c, (5.27) n=l «=1 Sdsn Čas, v katerem napetost na kondenzatorju doseže končno vrednost z napako s definira enačba: f = rlnl- (5.28) Poseben problem SC vezij predstavljata presluh krmilnega signala MOS stikal na signalno pot in injekcija naboja kanala v okoliške kondenzatorje. Naboj kanala (ki je odvisen od krmilne napetosti Ugs) steče ob izklopu stikala izpod krmilne elektrode skozi izvor in ponor transistorja v okoliške kondenzatorje, s tem pa povzroča napako vzorčenja na vzorčevalnih kondenzatorjih. Injecirani naboj se spreminja glede na vhodno napetost stikal, s tem pa v signalno pot vnaša signalno odvisna popačenja. Vplive presluha krmilnega signala, kot tudi vpliv injeciranega naboja, zmanjšamo z diferencialno izvedbo SC vezja. Če sta si pozitivna in negativna polovica vezja enaki, potem vplivi presluha in injekcije naboja ne bodo degradirali signala. Kljub temu pa signalno odvisni injecirani naboja povzroča harmonsko popačenje signala, četudi se diferencialni veji SC vezja popolnoma ujemata. V diferencialni strukturi presluh krmilnega signala in injekcija naboja tudi premika sofazno točko signala na vhodih v operacijski ojačevalnik. 106 Vpliv presluha krmilnega signala v veliki meri odpravimo z modificirano »transmission gate« CMOS strukturo stikal. Če izenačimo širino W PMOS in NMOS transistorja v modificiranem stikalu, lahko zmanjšamo spremembo napetosti na vzorčnem kondenzatorju (enačba 5.29). Upoštevamo, da ima krmilni signal PMOS transistorja obrnjeno fazo krmilnega signala NMOS transistorja, zato lahko zapišemo: AV=V, W C CLK W C +c -v, W C CLK W C +c YYP^ov T *"S (5.29) Glede na enačbi (3.75) injekcija naboja povzroča napako ojačanja, dodatno nično napetost in popačenje signala. Medtem, ko napaka ojačanja in dodatna nična napetost ne vplivata na delovanje sistema (napako ojačanja odpravimo z umerjanjem, nično napetost pa odpravimo z dodatnimi ukrepi v analognem in digitalnem delu sistema), pa popačenje signala direktno vpliva na pravilnost meritve. Kljub temu, da diferencialna struktura močno zmanjša vplive injeciranega naboja, uvedemo dodatne zakasnjene faze krmilnih signalov vhodnih stikal. 5.2.1 Signalna veja vhodnega SC vezja <$——ov _ o+ ®—ov Slika 49: Signalna veja vhodnega SC vezja S signalno vejo vhodnega vezja na sliki 49 želimo vzorčiti signal tako okrog Vss, kot tudi okrog VDD/2. Osnovna ideja izvedbe vezja je v tem, da vzorčimo signal s paralelno vezavo dveh vzorčevalnih kondenzatorjev, v fazi integriranja pa kondenzatorja ločimo. Na ta način naboj ločeno integriramo v pozitivni in negativni veji diferencialnega integratorja. Z vezjem zmanjšamo vpliv sofaznih motenj na vhodu v SC vezje, hkrati pa vezje deluje v vseh želenih režimih delovanja. Parazitne kapacitivnosti med ploščami kondenzatorja in substratom so v fazi vzorčenja priključene paralelno k vhodom. Ob vklopu v fazi integriranja naboj parazitne kapacitivnosti 107 spodnje plošče preko stikali S3 in S7 steče v signalno maso, zato na signal nima vpliva. Naboj parazitne kapacitivnosti med zgornjo ploščo vzorčevalnega kondenzatorja in substratom pa v fazi integriranja spreminja napetost skupnega načina na vhodu operacijskega ojačevalnika, poleg tega pa malenkost spremeni ojačanje integratorja (naboj je odvisen od napetosti vhodnega signala). Kljub temu, da je parazitna kapacitivnost zgornje plošče v MiM tipu kondenzatorjev zelo majhna ter linearna, želimo čim manjšo spremembo napetosti skupnega načina, zato v sumacijsko točko integratorja priključimo zgornje plošče kondenzatorjev. Zaradi zahtev sistema naj vezje pravilno deluje v dveh režimih: a) Vss - 300 mV < Vin < Vss + 300 mV (nesimetričen, oz. single-ended signal, ±300 mV) b) VDD/2 - 300 mV < Vin < VDD/2 + 300 mV (simetričen diferencialni signal, 600 mV) V fazi vzorčenja (Fj) preko stikal Si, S4, S5 in S s priključimo napetost vhodnih sponk na kondenzatorja Cp in Cn. Kondenzatorja sta na začetku faze vzorčenja prazna, zato je njuna napetost v trenutku vklopa enaka 0 V. Nadomestno RC vezje v fazi vzorčenja (slika 50) uporabimo za analizo razmer na stikalih. RSW1 Cp = = \RSW4 R SW8\ sw5 Hr -I—T--------1- Slika 50: Nadomestno vezje vzorčne veje v fazi Fl Konduktanca NMOS transistorja v linearnem področju delovanja je podana z enačbo (5.30): Sds = MC0X — (UGS -UT) = juCox — (VDD -VS-UT) (530) V enačbi (5.30) V s predstavlja napetost izvora, oz. napetost signala na stikalu. Pri tipični vrednosti Ut (v standardnih CMOS tehnologijah okrog 0.7 V) in pri napajalni napetosti Vdd = 3 V, je maksimalna amplituda vhodnega signala do 2.3 V, kar pri VAgnd = 1.5 V pomeni razpon vhodnega signala V/„ = ±0.8 V. 108 Analizirajmo vezje glede upornosti stikal Rsw=l/gds v najbolj neugodnih pogojih delovanja. Krmilna napetost stikal, izvedenih z NMOS transistorjem, bo najmanjša v režimu delovanja (b), pri maksimalni vhodni napetosti. V tem primeru je napetost Vs na stikalu Si enaka Vdl/2 + 300 mV, kar pomeni krmilno napetost okrog 1.2 V. Pri tipičnih Ut znaša efektivna krmilna napetost na krmilni elektrodi stikala Ucejf = Ugs - Ut približno 0.5 V. Relativno visoka minimalna krmilna napetost na stikalu pomeni, da stikala minimalnih dimenzij še vedno ustrezajo minimalnemu času polnjenja vzorčevalnega kondenzatorja (enačbi 5.27 in 5.28). Minimalne dimenzije pomenijo minimalno injekcijo naboja kanala v signalno pot, hkrati pa tudi minimalno porabo prostora na siliciju. Izognemo se tudi posebnim CMOS procesom, s katerimi izvedemo transistorje z nizkimi Ut, kompliciranim »bootstrap« izvedbam stikal [9] in vezjem za generacijo dodatnih višjih napetosti za krmiljenje stikal [10]. Arhitektura vhodnega vezja v povezavi z relativno visoko krmilno napetostjo stikal zagotavlja, da nobeno od stikal ne bo delovalo v področju nasičenja, saj za transistorje v vsakem od stikal velja UDS < UGS - UT . Naboj, ki ga injecirajo stikala S2, S3, S7 in 5<5 v signalno pot, signala ne popači, saj so napetosti na stikalih ob izklopu vedno enake: Vagnd za diferencialni par S3 in S7 in napetost virtualne mase operacijskega ojačevalnika v integratorju za diferencialni par S2 in S6. Injecirani naboj bo zaradi konstantne napetosti ob izklopu vedno enak (enačba 3.80), poleg tega pa pri diferencialni izvedbi vezja injecirani naboj soležnih parov stikal predstavlja sofazni signal. Naboj, ki ga injecirajo stikala Si, S4, Sg in S5, vpliva na vzorčeni signal (enačba 3.80), saj napetosti na stikalih ob izklopu v različnih trenutkih niso enake. Kljub temu bo pri krmiljenju stikal Si in S5 z zakasnj enimi krmilnimi signali ob izklopu velika večina naboja stikal S4 in S s stekla preko vhodnih stikal Si in S5 v nizkoohmske vhodne napetostne generatorje. Naboj kanalov stikal Si in S5 ob izklopu prav tako steče v vhodne generatorje, saj je signalna pot proti kondenzatorjem že prekinjena. Poleg tega vpliv injeciranega naboja stikal S4 in S g tudi v tem primeru zmanjšuje diferencialna izvedba vezja, saj na vzorčeni signal v primeru diferencialne izvedbe vpliva le razlike injeciranega naboja med obema vejama. Simulacije vezja kažejo, da se v skrajnih točkah vhodnega signala (VW2 + 300 mV in VDD/2 - 300 mV) integrirani naboj na integratorju zaradi injeciranega naboja stikal zanemarljivo razlikuje (simulacije razlike sploh ne pokažejo), kar so potrdile tudi meritve linearnosti na prototipih integriranega vezja. 109 5.2.2 Referenčna veja vhodnega SC vezja Referenčna veja vhodnega SC vezja glede na izhod sigma-delta modulatorja (yn) po enačbi (5.22) injecira pozitivni ali negativni paket naboja qr v integrator: yn = + 1 (5.31) s4$Fi F2y 2y n Slika 51: Referenčna veja vhodnega SC vezja Diferencialna izvedba vezja na sliki 51 omogoča izvedbo referenčne veje z eno samo temperaturno stabilizirano napetostno referenco. V fazi vzorčenja Fj preko vhodnih stikal Si, S5 in pomožnega stikala S4 na referenčno napetost zaporedno priključimo kondenzatorja pozitivne in negativne veje diferencialnega vezja. Na ta način nabijemo vhodna kondenzatorja približno na polovico referenčne napetosti, v fazi integriranja F2 pa naboj na kondenzatorjih preko stikal S2, S3, S6 in S7 pošljemo v integrator. Ker z referenčno vejo vzorčimo »single-ended« referenčno napetost, je prednost takšne izvedbe v večji simetričnosti naboja kondenzatorjev pozitivne in negativne veje. Injeciranje negativnega naboja v integrator izvedemo z dodatnima stikaloma S 2 in S 5, s katerima naboj pozitivne veje referenčnega vezja integriramo v negativni veji integratorja (in obratno v negativni veji), pare stikal S2 in £5, oziroma S'2 in S'6 pa vključujemo glede na izhod iz primerjalnika. Tudi v tem vezju injecirani naboj stikal S3, S2, S6 in S7 ni problematičen, saj so (podobno kot v signalni veji vhodnega SC vezja) napetosti stikal vedno enake, s tem je tudi injecirani naboj vedno enak. Injecirani naboj vhodnih stikal Si, S4 in S5 se prav tako ne spreminja, saj se tudi vhodna referenčna napetost ne spreminja. Injecirani naboj le malo spreminja referenčno napetost integratorja (enačba 5.22), pomembno pa je, daje vpliv injeciranega naboja povsem neodvisen od izhodnega signala modulatorja yn. 110 S W1 RswA Slika 52: Nadomestno vezje referenčne veje v fazi Fl Pri vhodni referenčni napetosti Uref= 1.2 V in napetosti napajanja Vdd = 3 V tudi v tem vezju za vsa stikala, izvedena z NMOS transistorji, velja UDS < UGS - UT, zato vsi transistorji vedno delujejo v linearnem področju. Nadomestno RC vezje je prikazano na sliki 52. 5.2.3 Ukrepi za zmanjšanje injeciranega naboja v signalno pot Zaradi relativno visoke krmilne napetosti stikal in relativno dolgega časa, ki je na voljo za polnjenje kondenzatorjev, lahko celotno SC vezje izvedemo samo z NMOS transistorji minimalnih dimenzij. V literaturi [4, str. 418-420] pa je prikazan zanimiv pristop k zmanjšanju tako presluha krmilnega signala stikal, kot tudi zmanjšanju injeciranega naboja stikala. Če paralelno k NMOS transistorju dodamo še PMOS transistor, se injecirana naboja PMOS in NMOS transistorja deloma izničita: AqN = kNWNLNCjVDD -Vin -UTN) AqP=kpWPLpC0X{Vin-\UTP\) (5.32) (5.33) Čeprav deleža naboja, ki tečeta proti kondenzatorju (kp, kn) nista enaka, in čeprav popolna kompenzacija naboja velja le za eno vrednost Vtn, bo injecirani naboj v vsakem primeru manjši. Zmanjšanje presluha krmilnega signala stikal (enačba 5.29) temelji na predpostavki, da sta parazitni kapacitivnosti Cov PMOS in NMOS transistorjev enaki. Poleg presluha krmilnega signala preko Cgs v transistorju, je pomemben tudi presluh krmilnega signala iz krmilne linije v integriranem vezju na signalno linijo. V primeru, da sta krmilni liniji PMOS in NMOS 111 transistorja skupaj, se zmanjša vpliv presluha preko parazitnih kapacitivnosti povezav vezja, saj sta si fazi krmilnih signalov nasprotni, s tem pa se njun vpliv do neke mere izniči. Enačba (5.32) kaže, da uvedba diferencialnega vezja odpravi vpliv injeciranega naboja le v primeru če sta vhodni napetost Vinp in Vmn enaki. Če obravnavamo injeciranje naboja v diferencialnih vezjih kot sofazno motnjo, lahko zapišemo: &q„ - Aq„ = WLCox [{Vinp - V„„)+ (UTp - UTn )\ = = wlcox lvinp - Virm)+ {p^Tv~ - pvF+vJ] Vpliv injeciranega naboja ni popolnoma izničen, vendar se zmanjšata nična napetost in nelinearna komponenta vzorčenega signala. 5.2.4 Temperaturna kompenzacija SC vezij Ker signalna in referenčna veja nista enaki, lahko temperaturna odvisnost upornosti stikal in temperaturna odvisnost kondenzatorjev povzročita napako vzorčenja, če prehodni pojav ne izzveni v celoti. Iz nadomestne sheme signalne veje po enačbi (5.27) zapišimo časovno konstanto v fazi vzorčenja: T = Req'Ceq=\Rswl + RSW5+^-\-2C Enako zapišemo še časovno konstanto referenčne veje v fazi vzorčenja: (5.35) * = V ceq = (Rswi + Rsws + Rsw4) • y (5.36) Časovni konstanti (5.35) in (5.36) bosta enaki ob pogojih: R< RsWls ~ _ JV5Wlr 4 R, Ksw5s = ^ (5.37) p _ p _ *^SW4r 112 V fazi integriranja naj velja: **SW2s ~ ^SW2r **SW3s ~ *\SW3r (5.38) Različne upornosti lahko izvedemo z večanjem širine preklopnega transistorja stikala: D (5.39) 5.2.5 Izvedba nastavljivega ojačanja v o- v o- ■>3\ Slika 53: Izvedba nastavljivega ojačanja v integratorju Enačbo (5.22) lahko obravnavamo v razširjeni obliki ^C„+C,2+... + C.N ■*w+l — -^n "*" u------U t • v , yn = + l;x>0 -1;jc<0 (5.40) V enačbi (5.40) naj velja M. < C. C/ i=l ref (5.41) Enačba (5.40) kaže, da lahko z dodajanjem kondenzatorjev v signalni veji izvedemo ojacanje signala v integratorju. Paziti pa moramo na temperaturno kompenzacijo, zato širine stikal 113 uskladimo z večanjem kapacitivnosti. Problem vključevanja dodatnih kondenzatorjev lahko enostavno rešimo s paralelno vezavo vezij signalne veje (slika 53), kjer stikala dodatnih signalnih vezij krmilimo glede na izbrano ojačanje. Z večanjem števila kondenzatorjev večamo bremensko kapacitivnost operacijskega ojačevalnika, zato moramo delovanje vezja skrbno preveriti in simulirati v vsaki točki ojačanja. 5.3 Integrator s CDS ničenjem f C c F® C ®F N +N OpArrp SW w»+w« Slika 54: Integrator s CDS ničenjem Izračun šumne moči elektronskih komponent integratorja razdelimo na izračun šumne moči operacijskega ojačevalnika in izračun šumne moči SC stopnje, oz. kT/C šum: "t = N0pAmp + Nsw = {Nth + NVf) + AT lf>CDS " SW (5.42) 5.3.1 CDS ničenje šuma Eden od načinov ničenja nične napetosti in počasi spreminjajočih se šumnih komponent je ničenje CDS (»correlated double sampling«). CDS vzorčevalnik v prvi fazi vzorči ojačevalnikov šum in nično napetost, v naslednji fazi - fazi ničenja - pa vzorčeno napetost odšteva od šuma in nične napetosti prejšnje faze. S postopkom ničenja bo enosmerna nična napetost odstranjena, nizkofrekvenčni (1/f in nizkofrekvenčne komponente termičnega šuma) šum pa bo filtriran z visokoprepustno frekvenčno karakteristiko in s tem močno zmanjšan pri nizkih frekvencah. Ker je CDS proces vzorčenja, zaradi podvzorčenja povzroči zgibanje širokopasovnega šuma v signalni pas [11, str. 1586]. Proces ničenja poteka v dveh fazah - fazi vzorčenja šuma in nične napetosti in v fazi procesiranja, kjer je kompenzirana stopnja na voljo za procesiranje signalov. Učinkovitost 114 procesa ničenja enosmerne nične napetosti in odstranjevanja vpliva nizkofrekvenčnega šuma je tako odvisna od korelacije med vzorčenim šumom v fazi vzorčenja in šumom v fazi procesiranja signala [12, 13]. Za oceno vpliva CDS vzorčenja na 1/f šum zapišimo izhodno napetost ničenja kot razliko dveh vzorčenih napetosti, prvo napetost vzorčimo v času nT-TI2, drugo pa v času nT: v0(nT) = vi{nT)-vi(nT-T/2) HCds(z) = 1-z 1/2 (5.43) Enačbo (5.43) zapišemo v frekvenčnem prostoru in izračunamo prenosno funkcijo: (5.44) Upoštevajmo enakost [14, str. 221-225], kjer velja\-e~sTl2 = e~sTlA{esTlA -e~sT/4) = = e~sT/4 2sinh(j ofT / 4) = e~sT/4 2 j sin(coT/4) \H(ff = -jtiT/4 2ysin (ofT^ = 4 sin' GfT = 4 sin' J (5.45) Enačba (5.45) ima ničlo v izhodišču pri co = 0, s katero odpravimo nično napetost ojačevalnika, šum pa zmanjšamo po karakteristiki filtra z enačbo (5.45). Preostali šum 1/f komponente v signalnem pasu ocenimo po enačbi: NVf= \\H(ffsi/f{f)df (5.46) Ničenje nične napetosti je izvedeno z uvedbo dodatnega kondenzatorja Ccds, s katerim zadržimo vzorčeno nično napetost [15] (slika 54). Kondenzatorja Cs in C predstavljata vzorčni in integracijski kondenzator, Ccds pa poleg ničenja nične napetosti in 1/f šuma tudi kompenzira napake ojačanja in fazne napake integratorja pri nizkih frekvencah. Napaki nastaneta kot posledica neželenega pola integratorja pri zelo nizki frekvenci zaradi končnega ojačanja operacijskega ojačevalnika [15]. 115 Prevajalno funkcijo integratorja na sliki 54 zapišemo: H{a>) = H M [l - m(co)]e -jO(a>) \-m(co)- jO{co) (5.47) Iz analize prevajalne funkcije vezja [16] lahko ob pogoju A » 1 in coT « 1 s pomočjo enačbe (5.47) zapišemo napako ojačanja (5.48) in fazno napako integratorja (5.49): m c c c *M=i c, A^ CjOJT (5.48) (5.49) Z uvedbo ničenja z dodatnim CDS kondenzatorjem kompenziramo frekvenčno odvisnost amplitudne napake, fazno napako integratorja pa zmanjšamo iz 1/Aq na l/A% . Amplitudna napaka bo s tem postala neodvisna od frekvence, fazna napaka pa bo neodvisna od spremembe C s pri spremembi nastavljivega ojačanja. Fiksna amplitudna napaka m(co) ne predstavlja posebnega problema, saj z umerjanjem števcev zajamemo tudi napako ojačanja integratorja. 5.3.2 Šum operacijskega ojačevalnika Šum operacijskega ojačevalnika je sestavljen iz termičnega šuma in 1/f šuma. Celotni šum, izračunan na vhodu operacijskega ojačevalnika, pretvorimo na vhod integratorja, kjer ga bomo lahko primerjali s šumom vzorčevalnih stikal in vhodnim signalom. Sum operacijskega ojačevalnika pretvorimo na izhod integratorja z obratnim faktorjem povratne zanke /3t =C/(C + CS) (enačba 3.48), tako dobljeni izhodni šum pa z obratno vrednostjo ojačanja integratorja go=Cs/C pretvorimo na signalni vhod integratorja [6]: Af OpAmp = {Nth+NVf) drčo // 'CDS p, \rij U(J (5.50) 116 5.3.2.1 Ničenje širokopasovnega termičnega šuma: Močnostno gostoto širokopasovnega termičnega šuma operacijskega ojačevalnika izračunamo po enačbi (5.13): S,h(f) = Sm=2-4kT ' 2 , 2g N ml / (5.51) Vpliv vzorčenja širokopasovnega šuma (5.51) s CDS ničenjem podamo z enačbo [13]: VZ = Yah^~mTs) bth M - Vffc (mr5 )] m=-°° l, 0 < r < r„ h(t)m o (5.52) (5.53) Čas Ts predstavlja trenutek vzorčenja (sample time), Th pa predstavlja čas zadrževanja (hold time) signala. Ob predpostavki, da je vth stacionarni naključni proces z močnostno gostoto Sth(f), zapišemo močnostno gostoto Sz,: sAf)*lK(ffsJf-f (5.54) Močnostna gostota (5.54) predstavlja izvorni močnostni spekter šuma ter isti spekter, premaknjen za mnogokratnike vzorčne frekvence, množene s kvadratom prevajalne funkcije v tem pasu. Prevajalno funkcijo izračunamo s Fourierjevo transformacijo enačbe (5.52) ob upoštevanju (5.53): Hn(f) = ^ ( T ^ 7,5sine Ttn-^- -e~msmc(xfTH) V Ts J (5.55) oziroma: K(ff = (t \ \Js J sin a sin j5 + 1 - cos a 1 - cos P -|2 a P (5.56) V enačbi (5.56) velja a = lnn-2-, /3 = 27tfTH 117 Enačbo (5.54) lahko podamo kot vsoto prispevkov šuma osnovnega frekvenčnega pasu in prispevek komponent zgibov: sM)=\Ho(ff sM)+ tKiffsJf— osnovni pas n±0 TS J (5.57) Prenosna funkcija osnovnega frekvenčnega pasu Ho(f), izpeljana iz (5.55) za n = 0 in pri pogoju irfTH « 1 predstavlja enačbo diferenciatorja z ničlo v izhodišču. Ker za majhne x velja sinc(x) = x, lahko zapišemo: |//„01=^„ (5-58) Čeprav je oblika preostalih prevajalnih funkcij odvisna od razmerja TH/TS, lahko za nizke frekvence pri Ts > Th podamo oceno enačbe (5.56): \H.(fT* -|2 sine far H) n *0 (5.59) Če smatramo ojačevalnikov šum kot idealno nizkoprepustno filtriran signal belega šuma z močnostno gostoto Sth0 v pasovni širini B, lahko prispevke zaradi podvzorčenja šuma ocenimo kot NSth0, kjer N predstavlja celoštevilčni faktor podvzorčenja, definiran kot 2BTS: Zj^th \ f rj, = 2BTSSthO (5.60) s J Enačbi (5.60) (v kateri odštejemo komponento pri n - 0) in (5.59) vstavimo v (5.57). Pri konstantni močnostni gostoti velja Sth(f) = Sth0, zato zapišemo: Sm-th{f) = Uf- (2BTs-l)Sth0smc2(xfTs) (5.61) s J Enačbo (5.61) lahko razširimo za primer, ko je širokopasovni šum nizkoprepustno filtriran. Termični šum operacijskega ojačevalnika je nizkoprepustno filtriran z nizkoprepustno karakteristiko operacijskega ojačevalnika v zaprti zanki s polom pri fd- Ekvivalentno pasovno širino nizkoprepustno filtriranega filtra s polom pri/cl tako zapišemo [17, str. 320]: B=h df oJl + (///cJ2 = fa ar«3« \JCLj = /, n CL (5.62) 118 Frekvenco pola fd zapišemo kot produkt faktorja povratne zanke integratorja /?, in mejne frekvence operacijskega ojačevalnika ft = gml/(2?zCc): fcL = Pf, " P 8ml 2fiC, (5.63) Enačba (5.61) s tem postane: 1 H \TS J Sm-th{f)= J- {xfCLTs-l)Sth0smc2(xfTs) 5.3.2.2 Ničenje//yšuma Izhajamo iz 1/f komponente močnostne gostote šumnega vira: Sl/fif) = 2K. + 2Kr 1 8 m 3 CjWL\f CjWL)3fg (5.64) (5.65) Ocenimo šum v frekvenčnem pasu 0 dof/2: fi/2 NVf = jSl/fdf = 2K. + 2K, CjWL\ CjWL) (r V \8m\ J In Lil (5.66) Enačba (5.66) kaže na neskončno moč 7/jfšuma v signalnem pasu. Neskončna moč pomeni, da opazujemo vezje v zelo dolgih obdobjih, v tem času pa lahko zelo počasne šumne komponente zavzamejo tudi precej velike amplitude. Vendar pa tako počasnih komponent ne moremo ločiti od termičnega lezenja, vplivov staranja in končno od nične napetosti ojačevalnika. V običajnih aplikacijah tako počasnih frekvenčnih komponent signali ne vsebujejo, zato počasno spreminjanje šuma s frekvenco, nižjo od minimalne frekvence signala, ne vpliva znatno na kvaliteto samega signala. Podobno kot v analizi termičnega šuma lahko zapišemo prispevke komponent zgibov pri 7/fšumu. Močnostno gostoto SN(f) 1/f šuma omejenega z nizkofrekvenčnim filtrom s polom pri/cl podamo v obliki: SN{f) = Sth0—;—*----^j (5.67) l/l 1 + / /, CL J 119 Frekvenca/^ predstavlja zgornjo mejno frekvenco 1/f šuma, kjer močnostna gostota 7/^šuma postane enaka močnostni gostoti termičnega šuma Sth0. Prispevek komponent zgibov, 1/f šuma izpeljan iz enačbe (5.67) je tako [13]: j-1 $fold-l/f U / — 2 Sthofk*i \TS ; i+Hj/J, sine (tfTs) (5.68) Močnostno gostoto zgibov 1/f šuma dodamo enačbi (5.54) . Celotno močnostno gostoto po procesu ničenja tako zapišemo v končni obliki kot vsoto prispevkov močnostne gostote osnovnega pasu ter močnostne gostote zgibov termičnega in 1/f šuma: + bfold-th + & fold-l/f (5.69) Zaradi podvzorčenja šuma s frekvenco vzorčenj a fs se šumna karakteristika zgiba v frekvenčni pas 0 - f/2. Močnostni gostoti šuma v osnovnega pasu prištejemo močnostne gostote posameznih zgibov: (5.70) iS ( n^ Scos(f)=TJSz f-± Skupno moč šuma ničenega operacijskega ojačevalnika v signalnem pasu izračunamo: K+"i//L= )Scos(f)df (5.71) 5.3.3 Šum SC stopnje Šum SC stopnje je posledica upornosti stikal, ki vzorčijo vhodno napetost na kondenzatorjih. Kondenzatorji ne generirajo šuma, vendar akumulirajo šum ostalih virov. Kadar je kondenzator priključen na uporovni šumni vir velja, da je generirani šum filtriran s preprostim RC nizkoprepustnim filtrom, skupna šumna moč v ekvivalentnem šumnem pasu je torej po enačbi (5.62): Nsw=V^f^yo = (4kTR^ kT (_J_) k2tiRC j N = (5.72) C 120 Pri vzorčenju kT/C šuma z vzorčno frekvenco fs, se vsa šumna moč preslika v frekvenčni pas od 0 do f/2. Močnostno gostoto šuma v enostranski predstavitvi v nizkofrekvenčnem signalnem pasu pri dveh vzorčenjih šuma v periodi tako zapišemo: Upoštevajmo, da k celotnemu šumu prispeva akumuliran šum na vseh kondenzatorjih v diferencialnem vezju. V posamezni periodi takta šum stikal vzorčimo tako v fazi vzorčenja, kot tudi v fazi integriranja, zato ima šum le »direktno« komponento [18, str. 500-512]. Poseben primer so CDS kondenzatorji, kjer šum stikal vzorčimo le v fazi vzorčenja Fj, v fazi integriranja pa šum držimo na kondenzatorju. Če m predstavlja razmerje časa vključenega stikala proti času periode takta (»duty cycle ratio«), potem velja, da je čas držanja signala šuma CDS stikal na CDS kondenzatorju T = (l-m)T. Iz [18, str. 500-512] zapišemo močnostno gostoto šuma CDS stikal (enostranska predstavitev): Ssw,CDS(f) = m-4kT-Rsw + 2(lj "r'' kT sinc2([l-m]nfTs) (5.74) Enačbo skupnega akumuliranega šuma kondenzatorjev pri nizkih frekvencah (f < fs) tako zapišemo kot močnostno gostoto: ( 1 (l-m)2 ^ 1 ^ /. C 2C *—* C + m-4kTRsw (575) V enačbi (5.75) upoštevamo šumne prispevke tako referenčnega kondenzatorja, kot tudi vseh z izbiro nastavljivega ojačanja aktivnih vzorčnih kondenzatorjev signalne veje. Običajno je zadnji člen enačbe (5.75) zelo majhen v primerjavi z ostalimi, zato ga lahko zanemarimo. Pri diferencialni izvedbi integratorja upoštevamo šum kondenzatorjev obeh vej, zato: SSW4if(f) = 2Ssw(f) (5.76) Diferencialna izvedba integratorja omogoča dvakrat višjo amplitudo signala, zato diferencialna izvedba izboljša razmerje SNR za V2. 121 5.4 Predojačevalnik tokovnega kanala Z večanjem števila vzorčevalnih kondenzatorjev povečujemo ojačanje integratorja, hkrati pa povečujemo tudi bremensko kapacitivnost Cl (enačba 5.5) do točke, ko izhod ojačevalnika zaradi omejene dvižne hitrosti ne more več slediti hitrim spremembam vhoda. Za dosego želenega ojačanja moramo glede na nivo vhodne napetosti vhodni signal ojačiti z dodatnim predojačevalnikom tokovnega kanala. Predojačevalnik dvigne nivo vhodnega signala, s čimer lahko izkoristimo celotno vhodno dinamično območje integratorja. Predojačevalnik izvedemo z diferencialnim ojačevalnikom enake strukture, kot je ojačevalnik v integratorju. Za popolnoma diferencialne ojačevalnike velja, da lahko sofazno vhodno napetost Vcmm postavimo na nivo, ki je različen nivoju izhodne sofazne napetosti VcM,out- Z upori Ri, R2, R3 in R4 nastavimo diferencialno ojačanje, hkrati pa upori tvorijo napetostni mostiček (slika 55). Zanima nas sprememba diferencialne izhodne napetosti glede na medsebojno neujemanje uporov mostička. Slika 55: Mostiček uporov predojačevalnika Pri Vin = 0 in ob predpostavki, daje ojačanje diferencialnega ojačevalnika zelo veliko, lahko zapišemo enačbi: v' -v' = vn —l-=--vn —— = o p R, " R, 1 + ^. 1 + ^-R, (5.77) V +V -E_____l. = y CM ,out Iz enačbe (5.77) izpeljemo diferencialno izhodno napetost: 122 V =V -V = 2-V v dif v p vn * vCM,out 1 ^2 1 + — 1 + ^L R, R~> R* 2 + ^ + R-, RA kar je: V = 2-V v dif A v CM ,out Ri R, R^R^ Rl R3 R{ R3 2 + ^ + R, Ri (5.78) S parcialnim odvajanjem (5.78) po razmerju (R2/R{) ali (R4/R3) izračunamo občutljivost izhodne napetosti na spremembo upornosti: R, dV dif _ KRiJ = 4 V. 1 + ^ R, CM ,out r2 + ^ + ^ \ ^ = -4-V f D \ V CM,out \R3J Rl R3J i R? (5.79) *i R~> Ra 2 + ~^ + Rx R 3/ Enačbi (5.79) kažeta na precej veliko občutljivost na neskladnost uporov. Pri štirikratnem ojačanju predojačevalnika (R2/Ri = R4/R3 = 4) so občutljivosti: dV dl__ _ d{R2lRx) = 0.5V (5.80) --0.5V d(R4/R2) Spremembe razmerja (R2/R{) za 1 % torej generira nično napetost 20 mV. Za kar najboljš medsebojno skladnost zahteva predojačevalnik v takšni vezavi precizne difuzijske upore z veliko površino. 123 5.4.1 Odstranjevanje nične napetosti s sekanjem signala Pri zveznih signalih lahko preostalo nično napetost in 1/f šum ojačevalnika zmanjšamo s sekanjem vhodnega signala. Za razliko od ničenja s katerim od načinov vzorce vanj a neželenega signala (npr CDS), pri sekanju vhodni signal moduliramo na lihe harmonike visokofrekvenčne modulacijske frekvence izven območja 1/f šuma (f > fk), po ojačanju pa signal demoduliramo nazaj v osnovni signalni pas (slika 56). Slika 56: Moduliranje 1/f šuma s sekanjem signala Medtem, ko je vhodni signal moduliran dvakrat (oz. moduliran in demoduliran), pa sta nična napetost in šum operacijskega ojačevalnika modulirana le enkrat in s tem prestavljena na lihe harmonike frekvence sekanja fc. Ker je signal sekanja pravokotne oblike s periodo T, lahko močnostni spekter sekanega širokopasovnega šuma zapišemo: ^(/)=(f i ž h4f-% n=-°° n=2K-\ \ (5.81) Ob pogoju, daje pasovna širina ojačevalnika vsaj fc » — , lahko prispevek širokopasovnega termičnega šuma v signalnem pasu fs 2T ocenimo z [11]: chop-th (f)=sth0 (5.82) Modulacija s sekanjem signala minimalno vpliva na širokopasovni termični šum, saj ga le periodično invertira. Ker ga ne vzorči, niti ga ne drži, se parametri šuma v časovnem prostoru ne spremenijo. Prispevki zgibov posameznih komponent v osnovnem pasu se zaradi 124 modulacije sicer seštevajo, vendar so ti prispevki množeni z l/n2 , torej njihov vpliv zelo hitro pada. Prispevek 1/f komponente v signalnem pasu ocenimo s pomočjo podatka o frekvenci/^ 1/f šuma: ^chop-i/f \f)= Stho ~jr (5.83) Enačbo (5.83) vstavimo v (5.81) in izračunamo prispevek [11]: Schop.vAf) = 0.S525Sth0fkT (5.84) Združimo enačbi (5.82) in (5.84): SchJf)=Sth0(l + 0.S525fkT) (5.85) Enačba (5.85) kaže, da v primeru, če je frekvenca sekanja približno enaka zgornji mejni frekvenci fk 1/f šuma, je povečanje močnostne gostote šuma v signalnem pasu manjše od 6dB. Po enačbi (5.10) največji delež k celotnemu šumu ojačevalnika prinesejo vhodni transistorji, zato je dovolj, če sekamo samo šum vhodne diferencialne stopnje [19, str. 26-28]. V tem primeru postavimo modulacijska stikala na vhod operacijskega ojačevalnika, demodulacijska stikala pa med izhod diferencialne stopnje in izhodno stopnjo (slika 57). Ker skozi stikala ne teče tok, lahko uporabimo transistorje minimalnih dimenzij. Poleg tega je 1/f šum posledica fluktuacij števila nosilcev naboja v kanalu, zato transistor, ki ne vodi toka nima 1/f tokovnega šuma [4, str. 355]. Torej tudi stikala, izvedena s transistorji minimalnih dimenzij, na 1/f sum operacijskega ojačevalnika ne vplivajo. A o—l®l— dif. stopnja B kask st [^ -ov ■ov Slika 57: Sekanje signala vhodne stopnje operacijskega ojačevalnika 125 Takšen način sekanja šuma in nične napetosti diferencialne stopnje ne zahteva ojačevalnika z visokim dvižnim časom, saj ne preklapljamo niti kompenzacijskih, niti bremenskih kondenzatorjev. Minimizirati moramo le mrtvi čas med preklopoma faz, da preprečimo »odskakovanje« izhodov operacijskega ojačevalnika med preklopom. 5.5 Sekanje signala celotne tokovne signalne verige Neusklajenost dimenzij uporov povratne vezave povzroči dodatno nično napetost v mostičku predojačevalnika (glej prejšnjo točko), to nično napetost pa lahko prav tako moduliramo s sekalnikom signala celotne signalne verige [20]. Demodulacijska stikala vstavimo v operacijski ojačevalnik integratorja, saj podobno kot pri vgnezdenem sekalniku signala vhodne stopnje predojačevalnika tokovnega kanala, sekamo le signal do izhodne stopnje operacijskega ojačevalnika. S tem odpade zahteva po visoki izhodni odzivnosti operacijskega ojačevalnika v integratorju. 126 SO o \ + / v"l— i»< 5(£m£c r I o \r~7 o Slika 58: Sekalnik signala celotne signalne verige 127 Modulacijska stikala sekalnika vstavimo povsem na začetek tokovne signalne verige modulatorja [21] (slika 58). Na ta način s sekalnikom zmanjšamo: - nično napetost kot posledica neusklajenosti uporov povratne vezave predojačevalnika - preostalo nično napetost predojačevalnika (z vgnezdenim sekalnikom signala) - preostanek napake zaradi injeciranja naboja stikal integratorja - ostale vplive integriranega vezja (šum) na diferencialno signalno poti Ker stikala sekalnika sekajo signal s precej manjšo frekvenco (2 kHz) od vzorčne frekvence (500 kHz, oz 1 MHz), lahko zanemarimo vpliv injeciranja naboja stikal. Problem pa predstavlja nelineamost in signalna odvisnost upornosti vhodnih stikal. Čeprav skozi stikala teče tok, je njihov prispevek k 1/f šumu zanemarljiv (simuliranih -140dB s frekvenco kota nekaj Hz); tudi ta šum se modulira s frekvenco sekalnika in s tem zaduši. Nelineamost stikal odpravimo z večanjem širine transistorjev, s čimer manjšamo njihovo upornost. Ker stikala preklapljajo signal okrog Vss, izvedemo stikala z NMOS transistorji. Poleg tega je amplituda vhodnega signala relativno majhna (+/- 300 mV), saj sta tako maksimum in minimum signala omejena z zaščitnimi »back-to-back« diodami na vhodu integriranega vezja. Relativno majhen vhodni signala s srednjo točko pri Vss in visoka napetost na vratih NMOS stikala zagotavljata nizko nelineamost sistema zaradi nelinearnosti stikal. 5.6 Sinhroni primerjalnik Sinhroni primerjalnik [22] na sliki 59 je del digitalno-analognega pretvornika v povratni zanki modulatorja. D/A pretvornik, sestavljen iz primerjalnika, referenčnega kondenzatorja in generatorja referenčne napetosti, pretvarja modulatorjev digitalni izhod nazaj v analogno obliko, primemo za primerjavo z analognim vhodom. 128 y v. t H^j^^S V O---------1 in+ F, o- M. 'h p^ Mjh r*F H S HK I-------o"„ Slika 59: Sinhroni primerjalnik Ena najpomembnejših prednosti sigma-delta modulatorja je, da lahko v njihovo povratno zanko vstavimo D/A pretvornike z nizko resolucijo, vendar z veliko linearnostjo. Tako mora biti linearnost 4-bitnega D/A pretvornika v povratni vezavi 16-bitnega sistema enaka linearnosti preostalih 16-bitnih komponent. To pa običajno ni dosegljivo brez dodatne kalibracije. Zahteve po linearnosti so razlog, da tipični sigma-delta modulator v povratni zanki vsebuje 1-bitni D/A pretvornik. Pretvornik s samo dvema stanjema je že sam po sebi linearen, kljub temu pa vrsta neidealnosti D/A pretvornika vpliva na karakteristiko sigma-delta modulatorja [23, str. 356-360]: Neidealnosti generatorja referenčne napetosti: Spektralne komponente na izhodu generatorja referenčne napetosti se množijo s spektralnimi komponentami toka bitov v povratni vezavi. Ker spekter toka bitov v povratni vezavi ni bel, se lahko posamezne spektralne komponente modulirajo s spektralnimi komponentami referenčnega signala, kar lahko povzroči neželene frekvenčne komponente v signalnem pasu. Vpliv odvzema naboja na signal reference: Velikost naboja in čas, v katerem je odvzet s signala reference morata biti enaka v vsakem ciklu takta, neodvisno od stanja D/A pretvornika. Neodvisnost zagotavlja konstrukcija referenčne veje (slika 51). Vpliv prenosa naboja v integrator: Naboj na kondenzatorjih referenčne veje se mora vedno enako prenesti v integrator, ne glede na stanje primerjalnika in ne glede na čas, kdaj primerjalnik doseže preklop stanja. 129 Krmiljenje D/A pretvornika izvedemo s sinhronim primerjalnikom [22] (slika 59). Sinhroni primerjalnik sestavljajo: razelektritvena (discharge) vhodna transistorja Mi in M2, NMOS flip-flop vezje, sestavljeno iz transistorjev M3 in M4, PMOS flip-flop vezje, sestavljeno iz transistorjev M7 in Mg, naelektritvena (precharge) PMOS transistorja Mg in M10 in prožilna transistorja M5 in M(, sta, vezana na ponor M3 in M4. Vezava na ponor NMOS transistorjev flip-flopa ima prednost pred vezavo transistorjev na izvor v tem, da se s tem poveča hitrost regeneracije N-MOS flip-flopa. Poleg tega prožilna transistorja opravljata vlogo bremena flip-flop vezja, hkrati pa izolirata transistorje NMOS flip-flopa od izhoda in s tem zmanjšata vhodno kapacitivnost vezja. Inverter na izhodu zagotavlja enako obremenitev na izhodih. Dinamično delovanje vezja lahko razdelimo v interval ponastavitve (reset) in primerjalni interval. V intervalu ponastavitve, ko je F\ na nizkem nivoju, sta prožilna transistorja izključena, naelektritvena transistorja pa vključena. Oba izhoda PMOS flip-flopa sta v tem intervalu na visokem nivoju, oba izhoda NMOS flip-flopa pa v nizkem nivoju, saj ju držita razelektritvena NMOS transistorja. V primerjalnem intervalu, ko F\ preide iz nizkega v visoki nivo, začne teči tok iz PMOS flip-flopa preko prožilnih transistorjev v NMOS flip-flop, del tega toka pa teče skozi razelektritvena transistorja. Ker so krmilne elektrode razelektritvenih transistorjev vezane na vhodno napetost, bo tok skozi razelektritvena transistorja različen. Od trenutka, ko napetost na ponorih transistorjev NMOS flip-flopa preseže pragovno napetost, se na izhodu NMOS flip-flopa pojavi velika napetostna razlika, ta pa se še poveča, ko naraste ojačanje flip-flopa. Napetostna razlika se prenese preko prožilnih transistorjev na PMOS flip-flop, z izhodom flip-flopa pa prožimo inverterje na izhodu vezja. Glede na vhodno napetost bo ob proženju vezja eden od obeh izhodov prešel iz visokega stanja v nizko. Invertirana izhoda sinhronega primerjalnika vodimo v SR flip-flop, izveden z digitalnimi NOR celicami (tabela 10), s Q izhodom SR flip-flopa (ki predstavlja digitalni izhod modulatorja) pa krmilimo polariteto stikala na vhodu integratorja. S R Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 (prepovedano) Tabela 10: Stanja NOR SR flip-flopa 130 Nična napetost primerjalnika ni problematična, saj se primerjalnik nahaja pred izhodom signalne verige sigma-delta modulatorja. Njegova nična napetost, preračunana na vhod se deli z ojačanjem integratorja, torej: V . =V IA (5-86) os,in os,comp j nnt Pomembno je tudi, da primerjalnik nima histereze, oziroma kakršnegakoli pomnjenja prejšnje vrednosti. Histereza pomeni, da je stanje primerjalnika odvisno od njegovega prejšnjega stanja, to pa vnaša dodatne pole v prenosno funkcijo sigma-delta modulatorja. 5.7 Generator krmilnih signalov stikal Slika 60: Vezje za generacijo neprekrivanih signalov Osnova generatorja krmilnih signalov stikal je razširjeno standardno vezje [25] za generiranje neprekrivnih (non-overlapped) signalov Fi in F2, skupaj z zakasnjenima Fw in F2d- na sliki 60. Dva dodatna signala CFi in CF2 potrebujemo za krmiljenje primerjalnika, saj primerjalnik prožimo na sredini faze integriranja, ko prehodni pojavi integratorja že izzvenijo (slika 61). 131 CLK ^ l F1D M I ti i F2 (^ h '< •MM^M F 2D P l CLK 2 CF, 11 - Slika 61: Krmilni signali faz F/ in F2 Signali sekalnika morajo biti stabilni v vsaki od faz Fj in F2, zato lahko prehodi med stanji A in B sekalnika potekajo le v mrtvem času med koncem prve faze, ko zakasnjeni signal F d preide v nizko stanje in začetkom druge faze, ko nezakasnjeni signal F preide iz nizkega stanja v visoko (slika 62). t nov F F 11 1C F 2 2D l 1 M A l B Slika 62: Preklop stanj sekalnika Signale sekalnika, sinhronizirane na ustrezno fazo, skupaj s signali nastavitev parametrov delovanja (npr. ojačanja) vodimo v logično vezje (slika 63), s katerim krmilimo posamezne 132 transistorje v stikalih. Signale vgnezdenega sekalnika in signala predojačevalnika prožimo v mrtvem času med fazo vzorčenja (Fj) in fazo integriranja (F2), s čimer maskiramo prehodni pojav pri preklopu sekalnika. nastavitve V. F,o F20 *S**t Fn 1 t chop A,B D Q >clk & SW .Sl/I N V. SSA Slika 63: Generacija krmilnih signalov stikal Zakasnilno vezje za izvedbo zakasnitve neprekrivnega signala izvedemo s kombinacijo šibkega inverterja na vhodu zakasnilnega vezja in močnega inverterja z veliko vhodno kapacitivnostjo na izhodu vezja (slika 64). Slika 64: Generator zakasnitvenega signala Na ta način verigo inverterjev zamenjamo s površinsko precej manjšim vezjem, preklopni čas vezja s preklopno točko pri napetosti Vdd/2 pa znaša približno: tr = 0.693 RPM0SCinv tf =0.693-RNM0SCinv (5.87) 133 5.8 Protizgibni vhodni filter Da preprečimo zgibanje signala v okolici frekvence vzorčenja v signalni pas, na vhod signalne verige dodamo preprost protizgibni (antialiasing) RC nizkoprepustni filter (slika 65). v;n~ I I OUt+ in + R2 V. «---------IZZI----------•----------O Voul- T X m- Slika 65: Protizgibni vhodni filter Pol filtra postavimo okrog frekvence 10 kHz: f =_____i_____ (5.88) p 2x(Ri+R2)C 5.9 Literatura k 5. poglavju [1] M. Banu, J.M. Khourv, Y. Tsividis, Fully Differential Operational Amplifiears with Accurate Output Balancing, IEEE J. Solid-State Circuits, vol SC-23, str. 1410-1414, December 1988. [2] R. Castello, P. Gray, A high-performance micropovver SC filter, IEEE J. Solid-State Circuits, vol SC-20, str. 1122-1132, December 1985. [3] F. Medeiro et al, A Vertically Integrated Tool for Automated Design of S-D modulators, IEEE J. Solid-State Circuits, vol 30, str. 762-772, July 1995. [4] Behzad Razavi: Design of Analog CMOS Integrated Circuits, McGraw-Hill Higher Education, Boston, 2001. [5] Uroš Bizjak, Diferencialni CMOS operacijski ojačevalnik, diplomska naloga, Fakulteta za elektrotehniko, Univerza v Ljubljani, junij 1996. [6] V. Peluso, P. Vancorenland, A. M. Marques, M.SJ. Stevaert, W. Sansen, A 900 mV Low-Power Sigma-Delta A/D Converter with 77 dB Dvnamic range, IEEE J. Solid-State Circuits, vol 33, str. 1887-1897, December 1998. 134 [7] Kenneth R. Laker, Willy M.C. Sansen: Design of Analog Integrated Circuits and Systems, McGraw-Hill, New York, 1994. [8] A. Burmen, D. Strle, F. Bratkovič, J. Puhar, I. Fajfar, T. Turna, Automated Robust Design and Optimization of Integrated Circuits by Means of Penalty Functions, Int. J. Electron. Commun. (AEUE), vol. 56, str. 1-10, 2002. [9] S. R. Norsworthy, R. Schreirer, G. Themes, Delta-Sigma Data Converters - Theory, Design, and Simulation, IEEE Circuits & Svstems Societv, IEEE Press, New York, 1997. [10] S. Rabii, B. A. Wooley: A 1.8-V digital-audio SD modulator in 0.8um CMOS, IEEE J. Solid-State Circuits, vol SC-32, str. 783-796, June 1997. [11] Christian C. Enz, Gabor C. Temes, Circuit Techniques for Reducing the Effects of Op- Amp Imperfections: Autozeroing, Correlated Double Sampling, and Chopper Stabilization, Proč. of the IEEE, vol 84, No. 11, str. 1584-1614, November 1996. [12] M. H. White, D. R. Lampe, F. C. Blaha, I. A. Mačk, Characterization of Surface channel CCD Image Arrays at Low Light Levels, IEEE J. Solid-State Circuits, vol SC-9, str. 1- 13, Feb. 1974. [13] R. J. Kansky, Response of a Correlated Double Sampling Circuit to 1/f Noise, IEEE J. Solid-State Circuits, vol SC-15, str. 373-375, June 1980. [14] J. N. Bronštejn, K. A. Semendjajev, Matematični priročnik, Tehniška založba Slovenije, Ljubljana, 1988. [15] K. Nagaraj, J. Vlach, T. R. Viswanathan, K. Singhal, Switched-capacitor integrator with reduced sensitivity to amplifier gain, Electronics Letters, Vol. 22, No. 21, October 1986. [16] R. Wang: Performance of Switched-Capacitor Circuits Due to Finite Gain Amplifiers, Nov. 2002, url: http://www.eecg.toronto.edu/~kphang/papers/2002/wang sc.pdf [17] S. Franco: Design with Operational Amplifiers and Analog Integrated Circuits, McGraw-Hill Series in Electrical and Computer Engineering, 1997. [18] R. Gregorian, G. C. Temes: Analog MOS Integrated Circuits for Signal Processing, John Willey and Sons, 1986. [19] A. Bakker, J. Huijsing, High-Accuracy CMOS Smart Temperature Sensors, Kluwer Academic Publishers, Boston, 2000. [20] A. Bakker, K. Thiele, and J. H. Huijsing, A CMOS nested-chopper instrumentation amplifier with 100 nV offset, IEEE Journal of Solid-State Circuits, vol. 35, str. 1877 - 1883, December 2000. 135 [21] W. Lee, A 4-channel, 18b £A modulator IC with chopped-offset stabilization, IEEE International Solid-State Circuits Conference, vol. XXXIX, str. 238 - 239, Februarv 1996. [22] A. Yukawa: A CMOS 8-Bit High-Speed A/D Converter IC, IEEE J. Solid-State Circuits, vol. 20, pp. 775-779, Jun. 1985. [23] James C. Candy, Gabor C. Temes: Oversampling Delta-Sigma Data Converters, Theory, Design, and Simulation, Wiley Interscience IEEE Press, New York, 1992. 6 Multipleksirana vhodna stopnja trifaznega števca Trivialni pristop k izvedbi trifaznega števca je izvedba s trojnim enofaznim merilnim sklopom (v vsaki fazi sklop vsebuje po dva analogno-digitalna pretvornika), kar je energetsko in prostorsko potratna rešitev. V sigma-delta modulator zato uvedemo multipleksiranje signalov, vendar pa morajo karakteristike integriranega vezja ob tem še vedno ustrezati IEC standardu [1] za števce razreda 1 oz. 2. Multipleksiranje signalov lahko izvedemo z nizkofrekvenčnim multipleksiranjem vhodov, kjer vsakemu vhodu pripada določeno časovno okno, v katerem obdelujemo signal na tem vhodu [2]. Kanale preklapljamo s frekvenco nekaj kHz, med preklopi pa shranimo notranja stanja integratorja in decimatorja, za kar potrebujemo ustrezno število integracijskih kondenzatorjev in ustrezno število registrov decimatorja [3]. S^ F2y —i Lj&iJ c F/ n Slika 66: Multipleksirani integrator z eno signalno vejo 137 Skrajni primer multipleksiranja predstavlja visokofrekvenčno multipleksiranje signalov, kjer preklapljamo ob vsakem vzorčenju vhodnega signala. Vhode posameznih kanalov v modulator preklapljamo sinhrono s preklapljanjem integracijskih kondenzatorjev, multipleksirani kanali pa si delijo referenčno vejo, operacijski ojačevalnik in primerjalnik v sigma-delta modulatorju. Pri visokofrekvenčnem multipleksiranju posamezen kanal potrebuje le svoj integracijski kondenzator ter svoj 1-bitni register, v katerega se shrani vrednost izhoda primerjalnika. Glede na zahteve presluha med kanali lahko multipleksirano izvedbo sigma-delta modulatorja izvedemo v izvedbi s skupno signalno vejo (slika 66), lahko pa vsak kanal vsebuje lastno signalno vejo (slika 67). L=01 Slika 67: Multipleksirani integrator z več signalnimi vejami 138 6.1 Vpliv multipleksiranja na merjeni signal Pri počasnem multipleksiranju (slika 68) vsakega od kanalov vzorčimo določen časovni interval 7#, določen z razmerjem med številom vzorcev in frekvenco njihovega vzorčenj a fs: TN=N- (6.1) Slika 68: Počasno multipleksirano vzorčenje Nizkofrekvenčni vhodni signala množimo s periodičnim signalom /(r) = f(t + TM), kjer je TM perioda multipleksiranja: J s Periodični signal izvedemo z vlakom pravokotnih pulzov s periodo TM in dolžino pulza TN: 1, 0 + coxTN)- cos(2ca +

- t j yo,o y1,0 y2,0 y3,0 t n y0,i Slika 71: Počasno 4-kanalno multipleksiranje z neprekrivnim sine decimacijskim filtrom Z izbiro dovolj velikega R in A^z> je šum v signalnem pasu dovolj majhen za sprejemljivo razmerje signal-šum (SNR). V tem primeru lahko zvišamo decimacijsko razmerje tako, da opustimo vse, razen /?-tega izhodnega vzorca decimatorja (kjer je R red sine filtra). S tem 143 88 pristopom lahko decimator izvedemo kot neprekrivni (non-overlaped) FIR filter (slika 71). Ker se ves šum zgiba v končni signalni pas, je posledica opuščanja izhodnih vzorcev R -krat višja šumna moč v nizkofrekvenčnem signalnem pasu, poleg tega pa se R-kiat zmanjšata frekvenca izhodnih vzorcev fD'=fD/R in pasovna širina decimiranega signala. Šum je dodatno filtriran s karakteristiko FIR sine filtra. 35 - - .3 - £5 " .£ - 15 - . 1 IkL jI || , - 55 " -->||'f! liliji!.. LA.hu.. - .jiUiMJtaiUiUi,,,! ,ik...k» ... iMl^Uuu seee 3eee seee teze ?eee seee seee is t Hi] Slika 72: Amplitudni spekter s prekrivnim sine filtrom Slika 73: Amplitudni spekter z neprekrivni m sine filtrom Sliki 72 in 73 prikazujeta amplitudna spektra prekrivnega in neprekrivnega sine FIR filtra pri decimacijskem razmerju ND= 64 in frekvenci vzorčenja/^ 512kHz. Vhodni signal v sigma-delta modulator 1. reda smo v obeh primerih generirali z Gaussovim šumnim generatorjem s - ,^CL1 /D1 .XLO ^-------{>*—-^---- ,XL3 .-111 XL2 jZ____p£__iZ_ .CL5 XL4 _*L------[>—-Z---- ,-CL7 ■O -CL9 -t>- z CL6 ,CL8 -t>- .CL11 ■^-----f>- ,-CL13 S CL10 ,CL12 O ,,-CL15 ^-----J>. ,-CL14 BUF -CL Slika 80: Generator krmilnih impulzov multipleksne pomnilniške celice t J J \ CLH CLK _J---- \ A \ / V MCO A A MC1 A MC2 A MC3 A MC4 A MC5 A MC6 MC7 f^^ A t Slika 81: Krmilni impulzi multipleksirane pomnilniške celice 6.5 Dinamična poraba digitalnih multipleksiranih struktur Eden od pomembnih vplivov, ki ga upoštevamo pri načrtovanju mešanih analogno-digitalnih integriranih vezij, je šum, ki nastane zaradi injeciranja nosilcev v substrat vezja [12]. Lastnost digitalnih multipleksiranih struktur so manjši tokovni sunki na napajalnih linijah (saj naenkrat prožimo le M/L pomnilniških struktur), s tem pa tudi manjši preklopni šum v integriranem vezju. Če privzamemo, da v multipleksiranem vezju v določenem trenutku poleg N deljenih logičnih preklopnih vezij preklopi še M/L pomnilniških struktur, lahko zapišemo faktor zmanjšanja konic napajalnega toka: F = N + M N + M/L (6.19) 151 V enačbi (6.19) smo upoštevali, da je dinamična poraba N logičnih preklopnih vezij enaka, kot če N/L deljenih logičnih vezij vzbujamo z L-krat višjim taktom. 23-Nov-2004 File : MasterS_test.cou 13:22:50 ELDO v6.3_1.1 (Production version) v V(ENN) 1.8 1.6 1.4 — 1 ll l 1.2 - I i 1.0 - \ 1 j 0.8 - 1 11 0.6 -11 1 0.4 - I 1 0.2 / / 0.0 ~ i i i i 111 i i i 1 f i i i i 1 i i i i 1 i i i i 111 i i i 1 /1 i i i 1 i i i i 1 i i i i 1 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 7. Oe-8 s v V(ENP) 1.8 1.6 1.4 1.2 1.0 0.8 0.6 0.4 0.2 0.0 i i i i I i i i i I i i i i I 5.5 6.0 7.Oe-8 2.5 3.0 3.5 4.0 4.5 5.0 V V(D) 1.8 1.6 1.4 1.2 1.0 0.8 0.6 0.4 0.2 0.0 i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 7. Oe-8 s A oi(xi0.XMPl.Ml.D) +I(XI0.XMN1.M1.D) 5e-5 4 3 2 1 0 -1 -2 -3 -4 A I(XI0.XM0.M1.D) le-5 0 -1 -2 -3 -4 ■5e-5 2T5 3T0 3T5 4T0 4T5 5T0 5T5 STO 7. Oe-8 s Slika 82: Simulacija prečnih tokov pomnilniške celice 152 Dodatno zmanjšanje prečnih tokov dosežemo z uporabo tristanjskega inverterja (slika 79). Če zagotovimo, da se vhodni signal D spreminja samo takrat, ko signala multipleksiranega vpisovanja G in Gn nista aktivna, lahko prečne tokove inverterja učinkovito zmanjšamo, saj je v vertikalni verigi MOS transistorjev eden od transistorjev vedno izključen. Slika 82 prikazuje simulacijo prečnih tokovnih impulzov pri vzbujanju multipleksirane pomnilniške celice na sliki 78. Signala ENN in ENP (oziroma Gn in G v sliki 79) krmilita krmilna vrata NMOS in PMOS transistorjev vhodnega demultiplekserja M0 (izvedenega s tristanjskim inverterjem na sliki 79), signal D pa spreminjamo takrat, ko je inverter izključen. Slika 82 v predzadnjem grafu prikazuje negativne tokovne sunke na ponoru PMOS transistorja (XMP1.M1.D) in pozitivne tokovne sunke na ponoru NMOS transistorja (XMN1.M1.D). Tokovni sunki, ki so posledica polnjenja parazitnih kapacitivnosti in polnjenja vhodne kapacitivnosti pomnilne celice, pri napajanju 1.5 V dosegajo amplitudo 30 uA, sam prehodni pojav pa izzveni v 1 ns. Prečni tok celice je pri tem zanemarljiv. Spodnja slika prikazuje prehodni pojav pri preklopu statičnega pomnilnika In/L^. Prikazani prečni tok NMOS transistorja v inverterju In se prekine v zelo kratkem času, kar je posledica majhnih dimenzij in s tem majhnih parazitnih kapacitivnosti transistorjev v celicah IN in LN. 6.6 Multipleksiranje analogne vhodne stopnje Multipleksiranje vhodne analogne stopnje lahko izvedemo pred vhodnimi vzorcevalnimi kondenzatorji (slika 66, v tem primeru lahko izvedemo multipleksiranje tudi pred vhodnimi predojačevalniki), lahko pa multipleksiramo samo integrator s pripadajočim primerjalnikom in referenčno vejo (slika 67). Pri hitrem multipleksiranju analognih struktur zahtevamo, da prehodni pojavi v analognih strukturah izzvenijo v času TN. Medtem, ko prehodni pojavi pri počasnem multipleksiranju niso kritični, saj je vpliv prehodnega pojava v relativno dolgem času 7V dodatno maskiran z utežno funkcijo decimacijskega filtra, pa prehodni pojavi analognih struktur pri hitrem multipleksiranju predstavljajo velik problem. Prehodni pojav preklopa predojačevalnika analogne stopnje pri hitrem multipleksiranju mora izzveneti v precej kratkem času Tn = 7s, za kar potrebujemo zelo zmogljiv, s tem pa prostorsko in energijsko potraten predojačevalnik vhodnih signalov (slika 83). 153 R. v0M Vo—ef Slika 83: Predojačevalnik vhodne stopnje pri hitrem multipleksiranju vhodov Tudi v multipleksiranem sistemu želimo kot senzor toka uporabiti tuljavice Rogowski. Induktivni senzor s parazitnimi kondenzatorji stikal tvori nihajni krog, ki ga vzbujamo z vključevanjem stikal posameznega multipleksiranega kanala. Izvedba z multipleksiranjem na vhodu predojačevalnika zato za takšen tip senzorja ni primerna. Prehodni pojavi pri hitrem multipleksiranju induktivnega senzorja in prehodni pojavi pri preklopu multipleksiranega predojačevalnika so razlog za uvedbo ločenega predojačevalnika v vsakem kanalu. Na ta način induktivni senzor ločimo tako od vplivov visokofrekvenčnega multipleksiranja, kot tudi od vplivov vzorčenja z vzorčevalnimi kondenzatorji. Prednost uvedbe ločenega predojačevalnika je tudi manjši medsebojni vpliv kanalov, saj prehodni pojavi v posameznem kanalu niso več odvisni od stanja prejšnjega kanala ob zaključku njegove časovne periode. Slika 84: Nesimetrično vzorčenje signala predojačevalnika 154 Uvedba ločenih predojačevalnikov omogoča nesimetrično vzorčenje izhodnega signala. Pri takšnem vzorčenju je čas samega vzorčenja lahko L-krat daljši, kot čas integriranja signala (slika 84). Tak sistem vzorčenja še dodatno sprosti zahteve po hitrosti odziva predojačevalnika, zato lahko uporabimo manj zmogljive in s tem prostorsko in energijsko manj potratne predojačevalnike. Operacijski ojačevalnik v integratorju pri L-kratnem multipleksiranem sistemu deluje z efektivno frekvenco vzorčenja, ki je za L višja od frekvence vzorčenja posameznega kanala. Prehodni pojavi operacijskega ojačevalnika v integratorju morajo izzveneti L-krat hitreje, da še dosežemo karakteristike enokanalnega merjenja. Ker naš sistem vzorči posamezen kanal pri 512 kHz, v 4-kanalnem multipleksiranem sistemu integrator deluje z efektivno frekvenco 2 MHz, takšno povečanje pa lahko dosežemo s preprostim povečanjem napajalnega toka. 6.7 Injeciranje naboja v integracijske kondenzatorje Podoben pojav, kot pri preklapljanju vzorcevalnih kondenzatorjev, se pojavi pri izklopu integracijskih kondenzatorjev. Integracijski kondenzator izklopimo iz povratne vezave operacijskega ojačevalnika ob koncu faze integriranja v ciklu posameznega kanala. Ker je ena stran kondenzatorja priključena na izhodno sponko integratorja, je velikost injeciranega naboja ob izklopu stikala nelinearno odvisna od napetosti na stikalu. Vpliv injeciranega naboja zmanjšamo z zakasnjenim izklopom stikala na izhodni sponki integratorja. 155 Slika 85: Zmanjšanje injeciranja naboja v integracijske kondenzatorje Na začetku cikla s stikali Am in AD>m vključimo integracijski kondenzator med vhodni in izhodni sponki operacijskega ojačevalnika, ob izklopu integracijskega kondenzatorja pa najprej izključimo stikalo Am, sledi mu izklop stikala Au,m. Na ta način signalno odvisni naboj kanala pod krmilno elektrodo tranzistorja steče v nizkoohmsko izhodno sponko operacijskega ojačevalnika. Stikalo Bm sklene zgornjo ploščo neaktivnega integracijskega kondenzatorja na napetost srednje točke Vagnd- Na ta način stabiliziramo napetost kondenzatorja, ker pa je napetost Vagnd približno enaka napetosti v sumacijski točki, se na ta način tudi izognemo polnjenju in praznjenju (sicer majhnega) parazitnega kondenzatorja med zgornjo ploščo integracijskega kondenzatorja in substratom (oz. Vss). Vpliv krmilnega signala, ki preko parazitnega kondenzatorja Cgd spremeni shranjeni naboj na kondenzatorju, zmanjšamo z diferencialno strukturo integratorja. 156 FA t [s) Vii t [s] 0,DI t [s] B o ir _*[•] S j i i t [s] 1,DI i t [S] B 1 it- f[8] f[s] Slika 86: Krmiljenje stikal integracijskih kondenzatorjev 6.5 Generacija neprekrivnih signalov multipleksiranega sistema Možnost kratkostičenja kondenzatorja v posameznem kanalu preprečimo z uporabo neprekrivnih krmilnih signalov Fi, Fjd, F2 in F2d, pri multipleksiranem načinu pa z uporabo neprekrivnih krmilnih signalov multipleksirane stopnje preprečimo tudi medsebojni kratek stik posameznih kanalov v sumacijski točki. S pravilnim vključevanjem stikal preprečimo tudi medsebojni kratek stik med integracijskimi kondenzatorji pri preklapljanju integracijskih kondenzatorjev posameznih kanalov. Za generacijo krmilnih signalov imamo na voljo štiri medsebojno zakasnjene signali, ki pri preklopu signala takta CLK iz 0 v 1 sledijo zaporedju F2 i,F2D iiF1 \,FW T, pri preklopu signala takta iz 1 v 0 pa v zaporedju Fj l,FlD i,F2 T,F2D T (slika 61). Krmilne signale multipleksiranega integratorja Am, AD>m in Bm, prikazane na sliki 86, generiramo z vezjem na sliki 87. 157 SEL F —*-kCK D Q sinhronizator SELF, m 1 -^->CK D Q -^->CK D Q —2£->CK D Q & & -Ss-Nck D Q & Slika 87: Vezje za generacijo neprekrivnih krmilnih signalov multipleksiranega integratorja Signale posameznih vzorčevalnih vej: FiD>m, F2,m in F2D,m generiramo z IN vrati, s katerimi maskiramo neželene impulze (slika 88) skladno z aktivnim signalom izbire SELm. Slika prikazuje tudi izvedbo signala F;,m, saj tega signala ne moremo generirati iz maskirnega signala SELmFi, ki je že sam po sebi sinhroniziran na F/. Generirani signali so prikazani na sliki 89. hio. p F 2, 2D & F F F SELF< m 1 SEL m D Q >CK ^ & >1 sinhronizator F D Q >CK 1 F, Slika 88: Vezje za generacijo multipleksiranih krmilnih signalov signalne veje 158 SEL ol\ SEL fJi F,'F,ok F2'^2D t [S] t [s] 1.01 r 1D,0[\ Fm„F. 2,0' 2D,0l I Mir : 1D,11[ F2,1' 2D,1l\ t [S) t [s] t [s] t [s] t [s] t [s] t [s] t [s] Slika 89: Krmilni signali posameznih vzorcevalnih vej 6.9 Literatura k 6. poglavju [1] International Standard CEI/IEC 62053, Electricity metering equipment (a.c.) - Particular requirements - Part 21: Static meters for active energy (classes 1 and 2), International Electrotechnical Commission, Gene ve, 2003. [2] T. Yoshinaga et al., Electronic Watt-Hour meter, United States Patent No. 5,764,523, June 1998. [3] E. G. Nestler et al., Rapid Multiplexing Analog to Digital Converter, United States Patent No. 6,593,865 B2, July 2003. [4] James C. Candy, Gabor C. Temes, Oversampling methods for A/D and D/A conversion, Oversampling Delta-Sigma Data Converters, IEEE Press, New York, 1992. [5] Steven R. Norsworthy, Richard Schreier, Gabor C. Temes, Delta-Sigma Data Converters, Theory, Design and Simulation, IEEE Press, New York, 1997. 159 [6] J.C. Candy, Y.C. Ching, D.S. Alexander, Using triangulary weighted interpolation to get 13-bit PCM from a sigma-delta Modulator, EEEE Trans.Communication, str. 1268-1275, Vol. 24, 1976. [7] A. V. Oppenheim, R. W. Schafer, Discrete-time Signal Processing, Prentice-Hall, New Jersey, 1989. [8] J. D. Everard, A Single-Channel PCM Codec, IEEE Journal of Solid-State Circuits, vol. 14, str. 25 - 38, Feb. 1979. [9] J. Kotowski et al., Offset and Phase Correction for Delta-Sigma Modulators, United States Patent No. 5,561,660, October 1996. [10] Vojko Strle, Uroš Bizjak, Multipleksne digitalne strukture, projektna dokumentacija, Iskraemeco, 2004. [11] N. Weste, K. Eshraghian, Principles of CMOS VLSI Design, A Svstems Perpsective, Addison-Wesley, Reading, 1985. [12] D. Raič, Reduction of switching noise and power supply currents in digital circuits with directed data flow, Informacije MIDEM št. 4, december 2002. 160 7 Rezultati 7.1 Simulacije operacijskega ojačevalnika S pomočjo ročnega ali avtomatskega postopka optimiziramo posamezne elemente operacijskega ojačevalnika glede na želene parametre (poglavje 5.1.3). Za vhodne parametre izberemo parametre, dobljene s sistemsko analizo vplivov (poglavje 3.3): • diferencialno oj ačanj e Ad • mejno frekvenco ojačanja/, • izhodno odzivnost SR • fazno varnost v diferencialnem načinu PMd • bremensko kapacitivnost Cl • šumno karakteristiko Cilj optimizacije je izračun optimalnih dimenzij transistorjev popolnoma diferencialnega operacijskega ojačevalnika s strukturo na sliki 90 z minimalnimi dimenzijami in z minimalno porabo moči. Ostale zahteve podaja tabela 12. Parameter Definicija Vrednost Ad Diferencialno oj ačanj e 80 dB ft Mejna frekvenca oj ačanj a 5 MHz SR Izhodna odzivnost 5V/us PMd Fazna varnost 63° Q Integracijski kondenzator 4 C0 = 3 pF ^inp Kondenzator signalne veje 1,2,4 C0 = 0.75 pF, 1.5pF, 3 pF Cref Kondenzator referenčne veje 1 C0 = 0.75 pF r Vhodna kapacitivnost ojačevalnika 1.2 pF CL Bremenska kapacitivnost, enačba (5.5) 2.31 pF, 2.62 pF Tabela 12: Zahtevane lastnosti operacijskega ojačevalnika 3 Maksimalno bremensko kapacitivnost izračunamo po enačbi (5.5). Bremenska kapacitivnost se spreminja s spreminjanjem vrednosti kondenzatorja Cs pri nastavljivem ojačanju, preveriti moramo delovanje operacijskega ojačevalnika pri vsaki vrednosti Cs. Vrednost enotskega kondenzatorja C0 je 0.75pF. 161 Začetni približek posameznih parametrov izračunamo s pomočjo enačb (5.2) do (5.21). Po postopku, opisanem v poglavju 5.1.3, v vsaki iteraciji spremenimo nekaj parametrov posameznih komponent ter s simulacijo ovrednotimo vpliv spremembe na želeno karakteristiko operacijskega ojačevalnika. Simulacija posamezne iteracije s katerim od programskih paketov za simuliranje vezij [1] že upošteva parazitne elemente posameznih komponent. V postopku optimizacije upoštevamo tudi povratno informacijo o parazitnih elementih, dobljenih iz končne geometrije vezja (post-layout back-annotation) [2]. Na ta način se s simulacijo kar najbolj približamo parametrom realnega vezja. Slika 90: Struktura popolnoma diferencialnega ojačevalnika Glede na izhodno odzivnost (slew rate) najprej izberemo napajalni tok izhodne stopnje. Na osnovi definiranega napajalnega toka določimo ojačanje izhodne kaskodne stopnje, s tem pa definiramo velikost izhodnega transistorja in položaj nedominantnega pola. Nedominantni pol, ki je odvisen od geometrije kaskodne stopnje, postavimo na želeno frekvenco enotskega ojačanja. Kompenzacijski kondenzator in diferencialno ojačanje definirata ojačanje prve stopnje, ob tem pa moramo upoštevati še tokovno zmogljivost notranjih tokovnih virov glede na notranjo strmino naklona. Območje vhodne in izhodne napetosti ter šumno karakteristiko 162 preverimo, ko zadostimo zahtevani malosignalni karakteristiki ojačevalnika. Parameter, ki je izven želenega območja, korigiramo s spremembo geometrije ustreznih transistorjev, degradacijo ostalih parametrov pa preverimo s simulacijo. V tabeli 13 so zbrane optimalne velikosti transistorjev popolnoma diferencialnega operacijskega ojačevalnika (slika 90), ki jih dobimo po nekaj iteracijskih korakih. Ostale lastnosti operacijskega ojačevalnika so zbrane v tabeli 14. Transistor W/L (um) M1,M2 150.0/5.0 M3,M4 60.0/2.4 M5 184.0/1.2 M6, M*6 368.0/1.2 MC6, M'C6 368.0/1.2 M7, M7 120.0/1.2 MC7, M'C7 120.0/1.2 M8,M9 150.0/5.0 M10,M11 100.0/4.0 M12 184.0/1.2 Tabela 13: Optimalne velikosti transistorjev operacijskega ojačevalnika Ad 89.3 dB ft 6.26 MHz PMd 61° SR 15 V/jis Cc in Cc 2pF Ca in C'A 0.44 pF R} in R2 100 kD VDD 3V Ikaskode 90 uA *tot 590 uA Ptot 1.77 mW VtHoipii 1MHz) 36 nV/ VŽ/Ž Tabela 14: Lastnosti operacijskega ojačevalnika 163 S tranzientno simulacijo preverimo izhodno odzivnost (slew rate) operacijskega ojačevalnika pri hitri spremembi vhodnih signalov. Rezultati simulacije testnega vezja (slika 91) so prikazani na sliki 92, prikazujejo pa vhodna signala Ti in T2, odziv posameznih izhodov na vhodni signal, tok aktivnih transistorjev kaskode (M7 in M7, v grafu imenovana M28 in M29) ter tok transistorjev tokovnega generatorja kaskode (M6 in M'6, v grafu imenovana M23 in M25). AT *B , -L- Slika 91: Simulacijsko okolje operacijskega ojačevalnika 164 17-Jun-2005 File : difamp_P_test_trans.cou 11:56:59 ELDO v6.3_1.1 (Production version) : v OV(TI) +V(T2) 1.65 — 1.60 - — 1.55 — 1.50 =- 1.45 z_ 1.40 - 1.35 ^ 11 i i 11 11 i 111 i 11 111111 i 1111 i i 111 11 i 11 11111 111 1 1 1 1 1 1 1 1 1 M 1 1 1 1 1 1 1 1 1 1 1 1 1 M 1 1 1 1 1 1 1 1 1 1 1 1 I 1 I MINI v aasžžiai +v(outp) 3.5 0.0 0.1 0.2 0.3 0.4 0.5 0.6 o I(XI20.XM28.M1.D) +I (XI20.XM2 9.Ml.D) 1.Oe-5 s 0.0 0.1 0.2 0.3 0.4 0.5 0.6 oI(XI20.XM23.M1.D) +I(XI20.XM25.Ml.D) 1.Oe-5 s i 11 11 i i i i i 11 i 11 i 11 i i 11 i 11 i 11 i 11 i i 11 i i i i 11 i i i i 11 i i 11 i 11 i i i i 11 i 0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 1.0e-5 s Slika 92: Tranzientna analiza operacijskega ojačevalnika 22-Jun-2005 File : difamp_P_test.cou 14:20:10 ELDO v6.3_1.1 (Production version) dB OVDB(OUTN) +VDB(OUTP) 100 80 60 40 20 0 -20 -40 -<&-+- -e-+- ~^+. '^c i 11 i i lil le+00 le+01 le+02 le+03 le+04 le+05 le+06 le+07 le+08 Hz deg oVP(OUTN) +VP(OUTP) 50 0 -50 -100 -150 -200 -250 -300 -350 -400 I I I I M I I I M I I Ml I I I M I lil I I I I Mili I I M I I Ml I I I I I MM I le+00 le+01 le+02 le+03 le+04 le+05 le+06 le+07 le+08 Hz dB DB(INOISE) -100 -110 -120 -130 -140 -150 -160 i i i i i i mi I I I I I I M I I I I I I lil 1 I I I I I Ml I I I I I III le+00 le+01 le+02 le+03 le+04 le+05 ^te+06^ Te+1 Hz Slika 93: Izmenična analiza operacijskega ojačevalnika Slika 93 prikazuje rezultate izmenične analize operacijskega ojačevalnika. Zgornja dva grafa prikazujeta malosignalno izmenično ojačanje in fazno karakteristiko ojačevalnika. Graf malosignalnega ojačanja prikazuje ojačanje posamezne izhodne veje diferencialnega ojačevalnika, skupno diferencialno ojačanje je za 6dB višje. 166 Spodnji graf v sliki 93 prikazuje šumno gostoto, preračunano na vhod operacijskega ojačevalnika. Iz grafa ocenimo frekvenco točko prevoja šumne gostote 1/f šuma (/*) na približno 20 kHz. 7.2 Simulacije SC vhodne stopnje Pri SC vhodni stopnji opazujemo vpliv injeciranega naboja v signalno pot. Vpliv lahko ocenimo s testnim vezjem (slika 94), kjer z idealnim integratorjem integriramo naboj kondenzatorjev SC vhodne stopnje, vzorčen v dveh skrajnih točkah vhodnega signala. Napetost idealnega integratorja po integriranju naboja obeh vzorcev predstavlja zgolj oceno celotnega vpliva nesimetrije SC vezja, saj je takšna simulacije zaradi odštevanja dveh relativno velikih vrednosti z zelo majhno medsebojno razliko razmeroma netočna. 1 n 2 1 'in k V. o.ok t [s] t [S] t [S] rzufc. t [s] Slika 94: Ocena vpliva injeciranega naboja SC vezja 167 Slika 95 prikazuje simulacijo predlaganega SC vezja. Skupni injecirani naboj (kot posledica injeciranja naboja kanala in posledica presluha signala ure) je zanemarljiv, saj ima pri tako majhnih razlikah težave že simulator vezij. Razmerje nabojev signala in injeciranega naboja je v opisanem, najslabšem primeru, skoraj 18000:1. v oV(Yl)_l:l + V(Y2)_l:l 1.65,________________________________ 1.60 1.55 1.50 1.45 1.40 -e-+---------e-+---------e-+---------e-+^ ^+---------<^+- - I l I I I l I I I I I I I I I I l I I l I I I I l I I I I I I l l I I 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 5.0e-6 s V V(NET0128)_1:1 2.0 1.9 1.8 1.7 1.6 1.5 1.4 1.3 1.2 1.1 1.0 i i i I i i i i i i I i i i i I i i i i I i i i i i i I i i i i 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 5.0e-6 S v V(F1)_1:1 3.5 3.0 = 2.5 — 2.0 1.5 |- 1.0 E_ 0.5 r_ 0.0 = -0.5 EJ l l i 1 l l l 1 1 1 1 l l 1 l l 1 1 1 l l l l 1 l l l l 1 l l l l 1 l 1 1 l 1 1 l 1 1 1 1 1 1 1 1 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 5.0e-6 s Dif 0.14 0.12 0.10 0.08 0.06 0.04 0.02 ■0.00 -o. o2 r_j i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i 0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 5.0e-6 Slika 95: Simulacija vpliva injeciranega naboja SC vezja 168 Delovanje temperaturne kompenzacije vhodnega S C vezja preverimo s tranzientno analizo vezja na sliki 96. Na vhode referenčne in signalne veje priključimo enosmerno napetost in opazujemo obliko prehodnega pojava napetostne razlike vhodnih vozlišč (A -A*) v referenčni in signalni veji pri vklopu krmilnega signala F;, oz. razliko izhodnih vozlišč (B -B^v referenčni in signalni veji pri vklopu krmilnega signala F2. n Slika 96: Simulacija temperaturne odvisnosti vhodnega SC vezja 169 Vezje bo temperaturno kompenzirano ko dosežemo, da sta obliki prehodnega pojava pri vklopu in izklopu stikal referenčne in signalne veje enaki. Slika 97 prikazuje napetostne razlike vozlišč (A - A') referenčne veje (dif inr) in signalne veje (dif ins) pri prehodnem pojavu po vklopu stikal, krmiljenih s signalom F m. Obliki signala sta si podobni, torej je temperaturna kompenzacija vhodnih stikal dosežena. odifins + difinr 0.2 0.0 -0.2 -0.4 -0.6 -0.8 -1.0 -1.2 -1.4 TJ7?B~ 1.00 Slika 97: Prehodni pojav pri vklopu vhodnih stikal 170 Slika 98 prikazuje napetostne razlike vozlišč (A - A') referenčne veje (dif outr) in signalne veje (dif outs) pri prehodnem pojavu pri vklopu stikal, krmiljenih s signalom F2. Tudi tukaj sta si obliki podobni, kar potrjuje, da sta tudi izhodni stikali temperaturno kompenzirani. o dif outr + dif outs o------------o- t ■o. i|n_i 11 11111 11 11 11 11 11 1111111111111 11 11111111 11 1111 i l 1111 11 11 11 11111111111111111 11 11 111 111111 2.00 2TTJ1 2TU2 2T03 2TCT4 2TU5 Z7UE 2707 2.09e-6 Slika 98: Prehodni pojav pri vklopu izhodnih stikal 171 7.3 Simulacije sinhronega primerjalnika Pri simulaciji delovanja sinhronega primerjalnika (slika 99) prožimo vhod Fi s pravokotnim prožilnim impulzom, hkrati pa spreminjamo napetosti na vhodih Vin+ in Vin.. Ko je prožilni signal F\ na nizkem nivoju, sta transistorja M5 in M6 izključena, transistorja Mg in M 10 pa držita izhoda S in R na nizkem nivoju ter bistabilno celico Mj/Mg v neaktivnem stanju. Ob prehodu prožilnega signala Fj iz nizkega v visoko stanje, preko prožilnih transistorjev priključimo bistabilno celico M3/M4 na napajalno napetost VDD. V tem trenutku tok enega od prožilnih transistorjev M1/M2 premakne bistabilno celico iz astabilne točke, temu pa sledi tudi P-MOS bistabilna celica M7/Mg. V. DD i H F, O- ggga h H 5 e A B 1'" .M ^reggjh^ Slika 99: Sinhroni primer j alnik Slika 100 prikazuje točki A in B vezja v primeru, ko je napetost na vhodu Vin+ manjša od napetosti na vhodu Vtn.. Takoj po prehodu prožilnega signala F\ v visoko stanje vezje preide iz astabilne delovne točke v eno od stabilnih stanj. Predstavljeno vezje preklopi v eno od stabilnih stanj že 15 ns po prehodu prožilnega signala v aktivno stanje. 172 30-Jun-2005 File : SD_Comp_2_test.cou 12:32:17 ELDO v6.3_1.1 (Production version) : V(F1) ■s 0 — 1 5 E- 0 =- 5 — 0 i- 5 L n z 1 5 - 1 1 1 1 lili lili lili lili lili lili lili 4.9020 4.9025 4.9030 4.9035 4.9040 4.9045 4.9050 oV(XI0.A) +V(XI0.B) 4.9060e-5 s ^*>- i i i i i i i i i i i i i 4.9020 4.9025 4.9030 oV(R) +V(S) 4.9035 4.9040 4.9045 4.9050 4.9020 4.9025 4.9030 4.9035 4.9040 4.9045 4.9050 4.9060e-5 s 4.9060e-5 s Slika 100: Potek signalov pri proženju sinhronega primerjalnika 7A Šumne razmere v integratorju Šumne razmere v integratorju izračunamo s pomočjo enačb v poglavju 5.3, s podatki iz malosignalne karakteristike operacijskega ojačevalnika (slika 93) in podatkov iz tabele 15: Nivo termičnega šuma pri 1MHz Vth0 = 36nV/VSŽ Zgornja mejna frekvenca l/j'šuma fk = 20 kHz Mejna frekvenca ojačevalnika /, = 6.26 MHz Faktor povratne zanke integratorja (enačba 3.46) fii =0.67, 0.44 Frekvenca vzorčenja CD S ničenja fs = 512 kHz Razmerje Tf/Ts TH = 0.5 Ts Tabela 15: Podatki pri izračunu šumnih razmer integratorja Enačbi (5.62) in (5.63) podata ekvivalentno šumno pasovno širino integratorja pri dveh različnih podanih faktorjih povratne zanke (J3j in fii)'- K B\,2 ~ tA,2 ' ft (7.1) Iz enačbe (7.1) za Cjnp = 0.75pF in C[np = 3pF izračunamo Bj = 6.58 MHz in B2 - 4.32 MHz. Po enačbi (5.60) k skupni močnostni gostoti šuma v osnovnem pasu prispeva Af = 2BTs komponent: R ( n^ Ts J = 2^V2 — * r Vth0 Js (7.2) Iz enačbe (7.2) sledi Nj = 25 in N2 = 16. Slika 101 prikazuje osnovno prevajalno funkcijo (n = 0) in nekaj zgibnih prevajalnih funkcij ničenja CDS po enačbi (5.56) pri TH/Ts = 0.5. Faktor povratne zanke (fii) v tabeli je podan pri Cinp= 0.75 pF in Cinp = 3 pF 174 0,00E+00 1.00E+06 2,00E+06 3.00E+06 f[Hz] 4,00E+06 5.00E+06 Slika 101: Osnovna in nekaj zgibnih prevajalnih funkcij ničenja CDS Slika 102 prikazuje celotno šumno močnostno gostoto po ničenju CDS, kjer je: B7V s,(f)- T.MfsJf-^ n=-BT. TS J (7.3) SAf) v enačbi (7.3) definiramo kot šumni vir s konstantno močnostno gostoto Stho v frekvenčnem pasu ±B Sth(f) = 0, f<-B Sth0, -BB (7.4) 175 11 Rezultat, prikazan na sliki 102 dokazuje, da je enačba (5.60) dober približek za izračun močnostne gostote šuma v nizkofrekvenčnem signalnem pasu tudi v primeru, ko je TH primerljiv T s. Na sliki 102 je maksimalna gostota šumne moči pri Cinp=0J5 pF enaka 5.99 Sth0, medtem ko je maksimalna gostota šumne moči po enačbi (5.64) enaka 5.79 Sth0. — Cinp = 0.75pF — Cinp = 3.0pF 0 O.OOE+OO 1.00E+06 2,00E+06 3.00E+06 4.00E+06 5,00E+06 f[Hz] Slika 102: Gostota šumne moči termičnega šuma po ničenju CDS 176 Slika 103 prikazuje gostoto šumne moči ničenega 1/f šuma s /k = 20 kHz. Prispevek šumne moči ničenega 1/f šuma k celotni šumni moči je v primerjavi s šumno močjo ničenega termičnega šuma v signalnem pasu zaradi nizkega fe praktično zanemarljiv. 0,0025 i------------------------------------------------------------------------------- 0,002 —V------------------------------------------------------------- CM \ i 0,0015-------V----------------------------------------------------------- ^ 0,001----------\------------------------------------------------------------- > \ 0,0005------------V---------------------------------------------------- 0 -I--------------------------1--------------------------1 i i ==i 0,00E+00 1.00E+06 2,00E+06 3,00E+06 4.00E+06 5,00E+06 f[Hz] Slika 103: Gostota šumne moči 1/f šuma po ničenju CDS Šumne vire z gostoto šumne moči, prikazano na sliki 102 in 103, vzorčimo s frekvenco fs. Slika 104 prikazuje skupno gostoto šumne moči po vzorčenju sfs. Pri vzorčenju se prispevki posameznih zgibov zgibajo v frekvenčni pas 0 Hz -fJ2. 177 pred vzorčenjem po vzorčenju -1,00E+07 -5.00E+06 0.00E+00 5,00E+06 1.00E+07 f[Hz] Slika 104: Gostota šumne moči skupnega šuma po vzorčenju Skupno šumno moč pretvorimo na signalni vhod integratorja po enačbi 5.50. Faktorja povratne vezave P'2,2 sta podana z enačbo (3.48), pri Cinp = 0.75 pF in dnp = 3 pF pa znašata 0.67 in 0.44. Ojačanje integratorja pri podanih dnp in C,- znaša go= Cinp/ Ci = 0.25, oz. 1.0. Močnostno gostoto ničenega šuma po vzorčenju (SCDS) lahko v signalnem pasu obravnavamo kot konstantno vrednost. F = (1 Yf 1 ^2 v£oy A \rij (7.5) Faktor F v enačbi (7.5) sestavljata dva člena. Prvi predstavlja ojačanje operacijskega ojačevalnika v povratni zanki, z njim preračunamo vhodni šum operacijskega ojačevalnika na izhod, drugi pa predstavlja obratno vrednost ojačanja integratorja, s katero pretvorimo šum na izhodu integratorja na njegov signalni vhod. Ain/AintO Cinp [pF] BN [MHz] Pi 80 s /v2 °CDS/ v thQ VopAmp[nV/JHŽ] 1 0.75 6.58 0.67 0.25 21.28 991.14 4 3.0 4.32 0.44 1.0 15.18 317.94 Tabela 16: Prispevek šumnih virov ojačevalnika k gostoti šumne moči integratorja 178 Močnostno gostoto šuma stikal podaja enačba (5.73). Analizirajmo dva primera; prvega z enim samim vhodnim kondenzatorjem (Cmp = 0.75 pF) in drugega pri vključenem ojačanju, (Cmp = 3.0 pF), oziroma ko je dnp sestavljen iz treh ločenih kondenzatorjev (Cinp = [2C0]+2-C0). Izračunamo močnostno gostoto šuma pri/* = 512 kHz, T = 300 °K, k = 1.38-10"23 JK"1, m= 0.5 v frekvenčnem pasu med 0 in js 12. 1. primer: SSw(f) = AkT fs 1 (l-m)2 1 K ref + + 2C C AkTf 1 0.125 1 "l /, \c* + C + C, oy (7.6) 2.primer: SSw(f) = AkT fs ^ref + (l-m)2 2C + C AkT sig,n J fs 1 0.125 1 2 +-------+-----+ V^o Cr ^0 ^0 J (7.7) Zaradi diferencialne strukture vezja velja: °SW,dif ~ ^ °SW (7.8) Ain/Ainto Cre/[pF] Ccds [pF] Csig,i [pF] Csig,2 [pF] Csig,3 [pF] W[nV/VSz~] 1 0.75 0.75 0.75 - - 423.06 4 0.75 0.75 0.75 0.75 1.5 552.56 Tabela 17: Prispevek šumnih virov SC vezja k gostoti šumne moči integratorja Gostote šumnih moči šumnih virov integratorja preračunamo na vhod integriranega vezja z obratnim faktorjem ojačanja predojačevalnika AP=A: v2 =—(v2 +v2 ) v inuinput A 2 V OpAmp T v SW,dif ) (7.9) Ain/Aint0 VopAmp[nV/Jite] V5^[nV/VHz"] VintMputirNlJKŽ] 1 991.14 423.06 269.42 4 317.94 552.56 159.38 Tabela 18: Gostota šumne moči integratorja, preračunana na vhod integriranega vezja 179 7.5 Šumna analiza predojačevalnika Predojačevalnik izvedemo z operacijskim ojačevalnikom z lastnostmi, zbranimi v tabeli 14, v signalno verigo pa je vezan po vezavi na sliki 58. 1/f šum operacijskega ojačevalnika v signalnem pasu zmanjšamo s sekanjem signala (chopping), kot je predstavljeno na sliki 57. Povečanje gostote šumne moči v signalnem pasu pri sekanju signala ovrednotimo po enačbi (5.84). Za frekvenco sekanja signala izberemo 16384 Hz, ta frekvenca je nekoliko manjša od zgornje mejne frekvence 1/f šuma (20 kHz). Po enačbi (5.85) izračunamo gostoto šumne moči v signalnem pasu: Schop(f)=Sm(l + 0X525fkTc)=2.26Sth0 (7.10) Celotno gostoto šumne moči diferencialnega predojačevalnika z dodanimi upori povratne vezave izračunamo iz: VT2(f)=2{vl2mt +Vl50k)+Schop(f) (7.11) Ekvivalentna pasovna širina šuma predojačevalnika pri faktorju povratne zanke /? = 4 znaša: B = - — f = 2A5MHz 2 J3 ' (7.12) Zaradi vzorčenja širokopasovnega termičnega šuma z vzorčno frekvenco fs = 512 kHz, izračunamo gostoto šumne moči vhodnega šumnega vira po enačbi (7.13): V2 = V2 -2BTV2 pamp,input T,fold — s T (7.13) v chop [nV/VHz] VR,200k [nV/VHz] VR,50k [nV/VHz] VT [nV/VHz] * pamp, input [nV/VHz] 54.30 57.77 28.77 106.11 324.92 ■ ■- Tabela 19: Gostota šumne moči predojačevalnika, preračunana na vhod integriranega vezja 180 7.6 Model vhodnega šuma z Gaussovim šumnim generatorjem Če pri vzamemo, da je gostota šumne moči vhodnega šumnega vira konstantna v ekvivalentni šumni pasovni širini 0 -fJ2, lahko vhodni šumni vir nadomestimo z Gaussovim šumnim generatorjem, vzorčenim s frekvenco fs. Kvadratni koren srednje kvadratne vrednosti šumnega generatorja v pasu od 0 -fsl2 izračunamo po: fs/2 _ vT2fs *N(rms) ~ J yT"J ~ V1 =V2 +V2 T intjnput pampjnput (7.13) (7.14) Ain/AintO Vint,input[nV/TfilŽ] V^mpu J nV/VSž ] W[nV/VHz] VN.rms [niVrms] 1 269.42 324.92 422.09 0.21611 4 159.38 361.90 0.18529 Tabela 20: RMS vrednost ekvivalentnega vhodnega šumnega vira v frekvenčnem pasu 0 -fJ2 RMS vrednost vhodnega šumnega vira (VV(WW) normirajmo na maksimalno vrednost vhodnega signala (Vin,Fs)> S tem lahko RMS vrednost šumnega vira izrazimo v enotah maksimalnega dosega vhodnega signala sigma-delta modulatorja [FS]. Ker je srednja vrednost šumnega vira enaka 0, ponazarja RMS vrednost vira standardno deviacijo vzorcev Gaussovega generatorja (d): r , V V _[t-i^t1__ N,rms __ N,rms V; in,FS V. ref,SD A. y ^nput J (7.15) A-input Vref,SD [mV] Vin,Fs [mV] VN,rms [rnVrms] <7[FS] 4 1200/2 37.5 0.21611 0.0014602 16 150 0.18529 0.0049411 Tabela 21: Normiran vhodni šum sigma-delta modulatorja 181 Glede na rezultate analize iz poglavja 4 (tabela 22) se lahko prepričamo, da se RMS vrednost izračunanega vhodnega šumnega generatorja nahaja v optimalnem področju: DDD DDD • v □□□ DDD • □□ □□□ nnn Slika 108: Merilna shema testiranja prototipnega enofaznega števca električne energije Levo zgoraj je prikazan generator visoke napetosti za programiranje OTP bloka. 187 Slika 109: Testno vezje z dvokanalnim tokovnim vhodom in generatorjem Votp 188 Sestavni del integriranega vezja enofaznega števca električne energije je poleg opisanega analognega sklopa tudi digitalni sklop z zmogljivim digitalnim signalnim procesorjem in SPI vmesnikom, integrirano vezje pa vsebuje tudi sklop za enkratni vpis (OTP, one-time-programmable) kalibracijskih parametrov. Signalni procesor, izveden v t.im. fiksnem oz. »hardwired« načinu, v realnem času izračunava delovno energijo, jalovo energijo, efektivne vrednosti toka in napetosti, rezultati izračunov pa so dostopni v obliki frekvenčne modulacije pulznega izhoda (oz. LED diode) ali direktno v registrih, do katerih dostopamo preko standardnega SPI vmesnika. Kot senzorje toka uporabimo dva induktivna tokovna senzorja (tuljavici Rogowski s 300 ovoji in občutljivostjo 0.14 mV/A), vezana po shemi na sliki 109. Ostali testni parametri so zbrani v tabeli 23: Un 230 V In 10 A lmax 120 A Jsig 52 Hz cz 64000 imp/kWh Tabela 23: Parametri meritve prototipnega števca Meritve obremenilne krivulje izvedemo pri treh različnih faznih kotih bremenskega toka: a. Napetost Un in tok /„ sta v fazi, (p = 0°, cos(q>) = 1.0 b. Induktivno breme, q>ind = 60°, cos(^) = 0.51 c. Kapacitivno breme, (pcap - -60°, cos(#> ) = 0.5 C 189 Slika 110 prikazuje obremenilno krivuljo pri merjenju delovne energije pri treh različnih faznih kotih bremenskega toka6. Na sliki so podane tudi maksimalne meje pogreška števcev električne energije razreda 1 po IEC standardu. 1,5- 1 -- -1,5-- TM"—""*" "^ "^K^^^^W*'----«IMM»MII»MM*Maag-J»^ 100 200 300 400 500 600 cos fi=1 cos fi=0.5l cos fi=0.5C ln[%] Slika 110: Obremenilna krivulja števca pri merjenju delovne energije Števec električne energije je namenoma umerjen v odstopanju +0.1 %. Dvig karakteristike pri 10 % ln je posledica presluha priključene napetosti na tokovni merilni senzor. Pri tokovih pod 2 % In opazimo mejo delovanja sigma-delta pretvornika l.reda v povezavi z digitalnim signalnim procesorjem, saj se v tem območju napaka znatno poveča. Če upoštevamo, da je absolutni maksimalni doseg vhodnega signala 1800 % /„ (180A), vrednosti na sliki 110 ustrezajo rezultatom funkcionalne analize števca električne energije iz tabele 6 v poglavju 4.7. 6 Maksimalni tok v grafu je 600 % /„, ker merilna oprema ni zmogla večjih tokov. 190 Podobno kot slika 110 prikazuje slika 111 obremenilno krivuljo pri merjenju jalove energije. 2 -1,5-1 -0,5-o\ 0-0. -0,5--1 --1,5 --2 - ""X \ "zzzzzz^zzzzz^t^ f ---------~^S|j------------- ----||---- i > i )0 —♦— sin fi=1 —SS—sin fi=0.5l —A—sinfi=0.5C -------Lx iir^^- -*-------*— 1 5 10 20 50 100 —x= 200 I 300 I 400 I i 500 6 i ..zz............ ln[%] Slika 111: Obremenilna krivulja števca pri merjenju jalove energije Slika 112 prikazuje frekvenčno odvisnost pogreška meritve pri različnih nastavljenih bremenskih tokovih. Frekvenčna odvisnost je v vseh točkah enaka, pri majhnih vhodnih tokovnih amplitudah pa zaznamo vpliv ločljivosti digitalnega dela. Frekvenčna karakteristika ustreza tabeli 3 v poglavju 3.4.4. Dvig karakteristike pri majhnih tokovih je posledica prej omenjenega presluha priključene napetosti na tokovni senzor. 21 0,6 0,5 0,4-0,3 -0,2- 0 ■0,1 r m / \ V' 45,5 50 52,5 55 57,5 60 62,5 f[Hz] l=0,5A ■l=10A l=10A-ind l=10A-cap l=60A Slika 112: Frekvenčna odvisnost pogreška izmerjene energije pri različnih bremenskih tokovih 192 Slika 113 prikazuje pogresek izmerjene energije pri spremembi amplitude merjene napetosti. Tudi tukaj je opazen minimalen vpliv priključene napetosti pri nizkih amplitudah tokovnega kanala, sicer pa zaradi nizke dinamike napetostnega vhoda ne pričakujemo velikih vplivov. ---------!-----------!-----------!-----------!----------!----------!-----------!----------{----------:----------f-----------f-----------:----------]--------- 40 60 80 100 120 140 160 180 200 220 240 260 280 300 -*— l=0,5A p[%] ■■•■ 1=10A p[%] -A— l=60A p[%] U[V] Slika 113: Odvisnost pogreška izmerjene energije od priključene napetosti 8.3 Literatura k 8. poglavju [1] FFTVV home page, url: http://www.fftw.org. 19. 9. 2005. [2] Octave home page, url: http://www.octave.org, 19. 9. 2005 193 9 Izvedba multipleksiranega integriranega vezja v 0.35 Mm tehnologiji CMOS Na osnovi ugotovitev iz poglavja 6 nadgradimo enofazno vezje v multipleksirano večfazno vezje. Osnovne lastnosti sestavnih delov multipleksiranega vezja so: ločen predojačevalnik v posameznem kanalu (Slika 84 v poglavju 6.6) ločene signalne veje posameznega kanala (Slika 67 v poglavju 6) - multipleksirani integrator (Slika 77 v poglavju 6.3) generator neprekrivnih impulzov multipleksiranega sistema (poglavje 6.8) Slika 114: Mikrofotografija multipleksiranega analogno-digitalnega pretvornika Slika 114 prikazuje mikrofotografijo štirikanalnega multipleksiranega integriranega vezja z ločenim merjenjem napetosti in toka. V zgornji vrsti levo so vidni tokovni predojačevalniki, pod njimi se nahaja sklop kondenzatorjev posameznega tokovnega kanala (skupaj s stikali in digitalnim krmilnim vezjem), desno pa vidimo sklop kondenzatorjev, stikal in krmilnega 194 vezja posameznega napetostnega kanala. Dva operacijska ojačevalnika (po eden v tokovnem in napetostnem kanalu) in generatorji taktnih signalov se nahajajo v sredini vezja. 9.1 Eksperimentalni rezultati Multipleksirano vezje testiramo s podobnim merilnim sistemom, kot enofazno merilno vezje (sliki 108 in 109). Ker v tem primeru testiramo le analogni vhodni sklop s sigma-delta modulatorjem, digitalni sklop v celoti izvedemo v vezju FPGA. Z referenčnim merilnim instrumentom izračunamo pogresek pri merjenju električne energije na osnovi generiranih LED impulzov, poleg tega pa izvedba digitalnega dela v vezju FPGA omogoča natančen vpogled tako v vrednosti integriranih moči, kot tudi v vrednosti ostalih merjenih vrednosti. Zaradi napake pri načrtovanju končne geometrije (vezava napajalnih napetosti digitalnih izhodov na substrat in zaščitne elemente analognih vhodov) so rezultati le omejeno uporabni, Saj se digitalni vzorci posameznih digitalnih izhodov (tokovnih CSD0-CSD3 in napetostnih VSD0-VSD3) preko substrata in zaščitnih struktur sklopijo na občutljivo analogno signalno pot. Obremenilne krivulje v spodnjih delovnih točkah zato izkazujejo preveliko napako (slika 115). 5 -4 -3 -2 £, 1 a 0 -i --2 --3 - \ \ \ \ —♦—sin fi = 1 .....■.......sinfi = 0.5I sin fi = 0.5C \ - '--------------1-----V------1--------------1--------------1----yTl^E-----T-----» I » I f I | I | I 1------i 1 fv 5 10 /P° 50 10° 200 30° 40° 500 600 v_/ Z^ ln[%] Slika 115: Obremenilna krivulja multipleksiranega modulatorja v fazi R pri ojačanju 32 195 Tokovna senzorja smo izvedli s tuljavicami z občutljivostjo 0.14 mV/A, zato notranje ojačanje integriranega vezja nastavimo na 32. Ostali parametri so zbrani v tabeli 24: Vzorec 1 un 230 V In 10 A lmax 120 A Jsig 52 Hz cz 64000 imp/kWh Tabela 24: Parametri meritve prototipnega multipleksiranega vezja pri ojačanju 32 Izmerjena napaka pri nizkih tokovih se zmanjša, ko notranje ojačanje integriranega vezja nastavimo na 8. V tem primeru kot senzor toka na vhod priključimo tokovni transformator z občutljivostjo 0.84 mV/A. Slika 116 prikazuje obremenilno krivuljo vzorca št. 1 pri nastavljenem ojačanju 8. Zaradi večje občutljivosti senzorja nazivni tok In deklariramo pri 1 A. 1,5 1 0,5 0 £. -0,5 -1,5 -2,5 0.1 0.5 50 ioo ^8o 3¥te (9.1) Izmerjeni vplivi sosednjih faz v trifaznem sistemu kažejo, da moramo kompenzirati zunanje medsebojne vplive sosednjih faz trifaznega sistema. Kompenzacijo izvedemo s kompenzacijskimi sklopi v digitalnem signalnem procesorju, z istimi sklopi pa lahko kompenziramo tudi morebitni presluh kanalov v multipleksiranem sistemu. Matriko kompenzacijskih faktorjev medsebojnih vplivov faz trifaznega sistema v digitalnem signalnem procesorju izvedemo z mrežo vezav štirikvadrantnih sigma-delta množilnikov (poglavje 3.4.2) in seštevalnikov v sigma-delta prostoru. Slika 119: Napetostna odvisnost pogreška izmerjene energije v fazi T Slika 119 prikazuje napetostno odvisnost izmerjene energije v fazi T pri različnih nastavljenih bremenskih tokovih (5 % in 100 % In). Podobno kot v enofaznem sistemu je tudi v multipleksiranem trifaznem sistemu vpliv napetosti lastne faze minimalen. 199 10 Sklep 10.10 predstavljenem delu V tem delu smo podrobno obdelali teoretična in praktična izhodišča, ki omogočajo izvedbo optimalne arhitekture analognega dela električnega števca razreda 1. Prikazali smo izvedbo števca električne energije z dvema sigma-delta modulatorjema 1. reda in učinkovitim digitalnim signalnim procesorjem, izvedenem v sigma-dela prostoru. Kvantizacijska napaka sigma-delta modulatorjev 1. reda vpliva na spekter izhodnega moduliranega signala. S povzetkom teoretične analize sigma-delta modulatorja 1. reda smo pokazali, da pri majhnih vhodnih sinusnih signalih kvantizacijska napaka znatno spremeni amplitudo osnovne harmonske komponente moduliranega signala. Z analizo vplivov neidealnosti sestavnih elementov smo podali minimalne lastnosti gradnikov za dosego zahtevanih lastnosti modulatorja. Predstavili smo gradnike vezij v sigma-delta prostoru (štirikvadrantni množilnik, tudi kot sestavni del sigma-delta integratorja) in izpeljali malosignalni model digitalnega sigma-delta integratorja. Učinkovit model gradnikov v C++ jeziku omogoči hitro simulacijo, s katero preverimo vpliv parametrov posameznih gradnikov na karakteristike celotnega analogno-digitalnega sistema. Predstavili smo princip merjenja električne energije z ločenim merjenjem napetosti in toka ter vpliv parametrov (amplituda, harmonske komponente, fazni kot) posameznega kanala na izmerjeno energijo. Prikazali smo vpliv šuma tokovnega in napetostnega kanala na raztros izmerjenih odčitkov električne energije. V merilni sistem smo uvedli sigma-delta modulator 1. reda in prikazali vpliv kvantizacijske napake modulatorja na pogrešek izmerjene energije. Vpliv vhodnega šuma na amplitudo osnovne harmonske komponente moduliranega signala smo simulirali z različnimi nivoji vhodnega šuma, dodanega izmeničnemu vhodnemu signalu. Ugotovili smo, da Gaussov šum, dodan vhodnemu signalu, občutno zmanjša vpliv kvantizacijske na osnovno harmonsko frekvenco moduliranega signala. Ta ugotovitev nam je omogočila izvedbo števca električne energije s sigma-delta modulatorji 1. reda, optimalno frekvenco vzorčenja modulatorja in minimalni nivo vhodnega Gaussovega šuma pa smo določili kot kompromis med preostalo napako meritve in raztrosom izmerjenih odčitkov električne energije. 200 Operacijski ojačevalnik s popolnoma diferencialno strukturo je ključni element integratorja. Lastnosti sestavnih elementov ojačevalnika smo izračunali glede na zahtevane karakteristike, dobljene s pomočjo sistemskih simulacij. Signalno in referenčno vejo SC vezja smo izvedli z novo arhitekturo, ki omogoča vzorčenje vhodnega signala s srednjo napetostjo pri Vss ali VW2, hkrati pa smo s skaliranjem referenčne napetosti navidezno dvignili amplitudo vhodnega signala. Dodaten dvig amplitude smo izvedli z vpeljavo paralelnih vzorcevalnih kondenzatorjev, prikazali smo tudi temperaturno kompenzacijo predstavljenega SC vezja. Za zmanjšanje vpliva 1/f šuma smo v integrator uvedli ničenje CDS. Analizirali smo vpliv ničenja CDS na širokopasovni termični šum operacijskega ojačevalnika, ogledali smo si tudi vire šuma v SC vezju. Diferencialni predojačevalnik je sestavni del signalne verige tokovnega kanala. Neskladnost uporov povratne vezave predojačevalnika generira nično napetost signalne verige, zato smo vpeljali odstranjevanje preostalega ničnega signala celotne signalne verige z nizkofrekvenčnim sekalnikom signala. V tem poglavju smo si ogledali še vezja sinhronega primerjalnika, generatorja krmilnih signalov stikal in preprost protizgibni vhodni filter. Enokanalni sigma-delta modulator 1. reda smo nadgradili v večkanalno multipleksirano strukturo. Predstavili smo princip hitrega in počasnega multipleksiranja ter njun vpliv na frekvenčno karakteristiko merjenega signala. Pri počasnem multipleksiranju smo prikazali vpliv prekrivnega in neprekrivnega decimacijskega filtra na frekvenčno karakteristiko merjenega signala. Predstavili smo multipleksirani integrator, primeren za hitro multipleksiranje signalov. Ogledali smo si nekaj pripadajočih digitalnih multipleksiranih struktur ter ustrezno vezje za generiranje krmilnih signalov stikal v multipleksiranem integratorju. Predlagane analogne strukture smo preverili s simulacijami, s katerimi smo tudi dodatno optimizirali izračunane parametre vezja. Povzeli smo nekaj ključnih simulacij diferencialnega operacijskega ojačevalnika, S C stopnje in sinhronega primerjalnika; s temi simulacijami smo tudi potrdili zahtevane karakteristike posameznih sklopov. Posebno pozorno smo obdelali šumne razmere v vezju, saj so bile ugotovitve osnova za izračunan skupnega vhodnega šuma. Z modelom skupnega vhodnega šuma z Gaussovim generatorjem smo potrdili, da je želeni šum vezja v optimalnem področju pri vseh nastavljenih ojačanjih vhodnega signala. V zadnjem delu smo predstavili končno geometrijo enokanalnega in štirikanalnega multipleksiranega analognega vhodnega dela ter način testiranja integriranega vezja s FFT analizo. Celotno enofazno integrirano vezje (analogni in digitalni del skupaj na istem vezju) smo testirali v prototipnem vezju s polno funkcionalnostjo elektronskega števca. Rezultati 201 testiranje vezja na standardni merilni opremi so pokazali, da je enofazno integrirano vezje primerno za vgradnjo v števce razreda 1. Na kratko smo predstavili tudi rezultate testiranja multipleksiranega analognega vhodnega dela, vendar zaradi nekaterih nedoslednosti pri izdelavi končne geometrije prvo prototipno vezje še ni primerno za vgradnjo v števce električne energije. 10.2Sklep Enofazno vezje, predstavljeno v tem delu je temelj nove družine elektronskih števcev električne energije. Vezje omogoča izdelavo števcev električne energije IEC razreda 1, podpira pa vse vrste tokovnih senzorjev: induktivni (Rogowski) senzor, tokovni transformator in tokovni soupor. 10.3Možnosti za nadaljnje delo V merilno verigo bomo uvedli sigma-delta pretvornike višjega reda. V nadaljnjem delu bomo s pomočjo simulacije raziskali vplive posameznih parametrov sigma-delta modulatorjev višjega reda na izračune digitalnega signalnega procesorja (izvedenega z gradniki v sigma-delta prostoru). Rezultati analize bodo osnova za optimalno izvedbo modulatorja višjega reda z minimalno porabo napajalnega toka, pri minimalni površini in minimalni frekvenci vzorčenja. - Rezultati meritev multipleksiranega vezja kažejo na presluh med posameznimi fazami multipleksiranja. V nadaljnjem delu bomo preučili vplive presluha v vezju in podali ukrepe za njegovo odpravljanje. Ker ima presluh v integriranem vezju podobne karakteristike kot presluh na tiskanem vezju, bo učinkovit sistem za odpravljanja presluha v samem integriranem vezju omogočil tudi poenostavitev zunanje kompenzacije medfaznih vplivov. Velikosti osnovnih elementov v digitalnih vezjih se z vsako generacijo občutno zmanjšajo, medtem ko dimenzije elementov analognih vezij temu manjšanju ne sledijo. V nadaljnjem delu bomo raziskali možnost, da digitalni sklop trifaznega vezja izvedemo na svojem siliciju v drobnejši tehnologiji, ločen od analognega sklopa. Na ta 202 način bomo digitalni sklop izvedli v cenejši, popolnoma digitalni tehnologiji na manjši površini, medtem ko bo analogni sklop izveden ločeno v tehnologiji, prilagojeni analognim aplikacijam. - Zaradi vse večjega elektromagnetnega onesnaženja moramo precizna merilna vezja vedno bolj zaščititi proti elektromagnetnim motnjam, prenos signalov po tiskanem vezju od senzorja do integriranega vezja postaja vedno večji problem. V nadaljnjem delu bomo raziskali možnost, da signale s preprostimi analogno-digitalnimi pretvorniki pretvorimo v digitalno obliko čim bliže senzorja, po tiskanem vezju pa na daljše razdalje vodimo zgolj digitalne signale. Na ta način bo senzor skupaj z občutljivim analognim delom ločen od motenj okolice s skupno zaščitno strukturo. V zadnjem času proizvajalci ponujajo zelo zmogljiva procesorska jedra, katerim uporabniki lahko dodajo svoja periferna vezja. V nadaljnjem delu bomo raziskali možnost, da procesorskemu jedru dodamo digitalni signalni procesor enofaznega ali večfaznega vezja, oziroma da ločimo digitalno funkcionalnost na hitro obdelavo signalov, ki jo izvaja namenski signalni procesor in počasno obdelavo signalov, ki jo prevzame procesorsko jedro. 203 Izvirni prispevki k znanosti Po mnenju avtorja so izvirni prispevki k znanosti naslednji: 1. Izvedba filtrov v sigma-delta prostoru V poglavju 3.4.3 prikažemo poenostavitve, s katerimi štirikvadrantni sigma-delta množilnik poenostavimo v generator sigma-delta sekvenc, v poglavju 3.4.4 pa to strukturo nadgradimo v sigma-delta integrator s serijskim vhodom in serijskim izhodom. Z enačbo (3.109) definiramo frekvenco pola sigma-delta integratorja, kar nam omogoča izvedbo filtrov v sigma-delta prostoru, kot je npr. filter na sliki 42. 2. Izvirna analiza šumnih prispevkov k izračunu električne energije V poglavju 4.4 z analizo vpliva šuma v posameznem kanalu podamo standardno deviacijo produkta signala napetosti in signala toka (enačba 4.31). Na osnovi podane enačbe ugotovimo, da je standardna deviacija rezultatov meritev električne energije pri običajnih delovnih pogojih števca električne energije odvisna predvsem od šuma v tokovnem kanalu (enačba 4.32). Enačba (4.43) dodatno opisuje prispevke posameznih frekvenčnih komponent kvantizacijskega šuma modulatorjev v napetostnem in tokovnem kanalu. 3. Določitev optimalnega nivoja šuma v merilnem kanalu Spekter kvantizacijskega šuma sigma-delta pretvornika je diskreten, predvsem pri majhnih izmeničnih vhodnih signalih se nekaj harmoničnega šuma generira tudi na frekvenci vhodnega signala. S pomočjo simulacije ocenimo vpliv šuma na amplitudo osnovnega harmonika merjenega signala (tabela 4). Pokažemo tudi, da vhodni šum zmanjša vpliv kvantizacijskega šuma na 50 Hz komponenti (slika 40), vendar pa doda merilno negotovost v merilni frekvenčni pas (slika 41). S pomočjo simulacije določimo optimalni nivo vhodnega šuma (tabela 5), s pomočjo simulacije celotnega sistema (slika 42) pa analiziramo vpliv vhodnega šuma na raztros merilnih rezultatov električne energije (tabeli 6 in 7). 204 4. Izvedba signalne in referenčne stopnje SC vezja Sliki 49 in 51 prikazujeta novo konstrukcijo signalne in referenčne veje SC vezja, s katero lahko vzorčimo signal tako okrog Vss, kot tudi V de/2. Zaradi porazdelitve naboja v vzorčevalnih kondenzatorjih konstrukcija dvakrat poveča razmerje naboja vhodnega signala proti naboju referenčne napetosti, torej s predlagano konstrukcijo dosežemo dvakratno ojačanje vhodnega signala brez skaliranja referenčne napetosti. 5. Temperaturna kompenzacija nastavljive vzorčevalne stopnje V poglavju 5.2.4 pokažemo temperaturno kompenzacije predlagane konstrukcije. Slika 53 predstavlja novo temperaturno kompenzirano konstrukcijo vzorčevalnih kondenzatorjev, s katero dosežemo nastavljivo razmerje naboja vhodnega signala proti naboju referenčne napetosti, tako dosežemo navidezno ojačanje vhodnega signala. 6. Izvedba multipleksiranega integratorja Slika 67 predstavlja konstrukcijo SC vhodne stopnje multipleksiranega integratorja, ki omogoča hitro večkanalno multipleksiranje, skupaj z nesimetričnim vzorčenjem predojačevalnika (slika 84). Slika 77 predstavljata konstrukcijo multipleksiranega integratorja z zelo majhnim medsebojnim vplivom kanalov. Sliki (87) in (88) predstavljata vezji za generacijo neprekrivnih krmilnih signalov (slika 86 in 89) multipleksiranega modulatorja, s katerimi preprečimo kratek stik kondenzatorjev tako med fazo vzorčenja in fazo integriranja, kot tudi pri preklopu med multipleksiranimi kanali. 205 Izjava Izjavljam, da sem doktorsko disertacijo izdelal samostojno pod vodstvom mentorja doc. dr. Draga Strleta. Izkazano pomoč drugih sodelavcev sem v celoti navedel v zahvali. V Kranju, marca 2006 Uroš Bizjak Available online at www.sciencedirect.com SCIENC NCE (7j)Dtfil ELSEVIER Int. J. Electron. Commun. (AEU) 59 (2005) 447-453 International Journal of Electronics and Communications www.elsevier.de/aeue IEC class 0.5 electronic watt-hour meter implemented with first-order sigma-delta converters Uroš Bizjaka*, Drago Strleb ^Research and Development, Iskraemeco, d.d., Savska Loka 4, Kranj, Slovenia University of Ljubljana, Faculty of Electrical Engineering, Tržaška 25, Ljubljana, Slovenia Abstract This paper presents a design of a precise electronic watt-hour meter implemented with first-order sigma-delta analog-to-digital converters. An efficient digital signal-processing circuit is introduced into the design where the vvhole signal processing is performed directly on an oversampled signal, eliminating the necessity for a decimation filter. It is shown that Gaussian noise, added to the input signal of sigma-delta modulators, decorrelates quantization error of first-order sigma-delta modulators and thus substantially reduces measurement error at low-signal amplitudes. The effect of added noise is analyzed by extensive behavioral simuiations for various input signal amplitudes and for various input noise levels. The results show that IEC accuracy class 0.5 can be achieved with first-order sigma-delta converters and digital signal processing in the sigma-delta domain. © 2005 Elsevier GmbH. AH rights reserved. Keywords: Sigma-delta modulation; Digital signal processing; Digital filters; Electrical energy measurement; Mixed-mode simulation; Noise analysis 1. Introduction An integrated, accurate electronic watt-hour meter re-quires precise analog to digital converters and relatively complex digital signal-processing circuitry in order to sat-isfy accuracy requirements over its entire measurement range. By taking into account the specifics of electric energy measurement, some design parameters of vvatt-hour meter subcircuits can become less stringent. The idea of the imple-mentation of a vvatt-hour meter, implemented with two first-order sigma-delta (ZA) converters, is based on the follovving facts: (a) input signal amplitude of one of the tvvo converters is close to its full-scale input range, (b) inherent noise of analog elements inside svvitched-capacitor IA modulator decorrelates othervvise discrete quantization noise spectrum * Corresponding author. E-mail uddress: uros.bizjak@iskraemeco.si (U. Bizjak). of the first-order IA modulator, and (c) product of tvvo fil-tered signals from ZA modulators is integrated over relativen long tirne interval. Oversampled IA modulators are usually interfaced to a digital signal processor at a Nyquist rate by a decimation filter. When digital processing is done directly on an oversampled ZA signal, a decimation filter could be eliminated and the complexity of digital circuit could be reduced. An efficient approach to implement IIR filters in IA domain is presented in [1,2], vvhere ali internal state variables are remodulated by a digital ZA modulator. Instead of using complex second-order digital ZA modulator to perform re-modulation, simple first-order digital ZA bitstream generator similar to [3] is used at this vvork. A series of bitstream adders [4], connected as two-quadrant delta multipliers [5,6] are introduced as the scalers of feedback ZA signals into the filter structure, further reducing required silicon area of a digital signal-processing circuit. 1434-841 l/$-see front matter © 2005 Elsevier GmbH. AH rights reserved. doi:10.1016/j.aeue.2005.01.002 448 U. Bizjak, D. Strle / Int. J. Electron. Commun. (AEU) 59 (2005) 447-453 A>- EA H(2) u(t) I i(t) s—v »- ZA H(z) Fig. 1. Main parts of an electronic watt-hour meter. Analog interface circuitry of a conventional electronic watt-hour meter employs higher-order ZA modulators that occupy a large part of an integrated circuit area. To re-duce the size, it is recommended to use the simplest form of analog subcircuits, with their non-idealities compensated by digital signal processing. The simplest form of a ZA modulator used in an analog interface is the first-order IA modulator [7]. Based on its simplicity, stability [8], and low power consumption, a strong motivation to construct a precise watt-hour meter using first-order ZA modulators emerges. In the following sections, architecture of an electronic watt-hour meter is presented. After a brief system overvievv, its digital signal processor is described. A two-quadrant delta multiplier is extended into a full four-quadrant ZA multiplier that can be used to multiply modulated digital representa-tions of uit) and i(t) signals. The same multiplier structure can be used as a bitstream generator in the ZA integrator. These two blocks, an ZA integrator and a two-quadrant delta scaler, represent basic building blocks in the implementation of a digital filter in the ZA domain. In the second part, performance degradation due to the quantization error of a first-order ZA modulator is analyzed. Follovving this analysis, a decorrelation of quantization error when Gaussian noise is added to the input signal is presented. Behavioral simulations vvith various noise levels added to the input signal are performed and an optimum noise level is chosen as a compromise betvveen remaining error and spreading of simulated results. This noise is generated by appropriate size of an input svvitched capacitor. Our simulated and measured results show that required accuracy can be achieved by using first-order ZA modulators connected to simple digital filters, implemented in ZA domain. 2. System overview Main parts of a digital electronic watt-hour meter are shown in Fig. 1. Input AC signals u(t) and i(t) that corre-spond to measured AC voltage and AC current, are routed to first-order ZA modulators. Their outputs are processed by two equivalent digital filters. Filtered signals from the voltage and current channel are multiplied together in the four-quadrant ZA multiplier and the product is integrated in final integrator. The integrated value is used to calculate measured energy in regular tirne intervals. The presented watt-hour meter ušes a di/dt current sensor (Rogovvski coil). To compensate the frequency dependency of a current sensor, additional integration of a current signal is needed in the signal path before multiplication vvith the voltage signal. A setup, vvhere voltage signal is taken in its serial form from the first integrator of a voltage channel filter and vvhere current signal is taken in its parallel form from the second integrator of a current channel filter is used. In this setup, the voltage signal is integrated once, and the current signal is integrated twice, so frequency dependency of a current sensor is eliminated. The signal frequency band from 45 to 65 Hz is relatively low when compared to the clock frequency of a digital part, therefore digital integrators can be treated as ideal integrators. The modulator in the current channel of a watt-hour meter operates over large dynamic range. Its input signal am-plitude ranges from the modulator full scale (FS) dovvn to -t^q of FS. At each operating point, an average value of measured energy should not exceed the declared percentage error of 0.5% in čase of IEC accuracy class 0.5 [9], vvhich is a difficult goal to achieve with first-order ZA modulators. 3. Four-quadrant £A multiplier The basic processing element in the sigma-delta domain is a simple circuit, called "delta full adder" (DFA), intro-duced as a processing element for delta modulated [5] and sigma-delta modulated [4] signals. A series of connected DFAs could be used to construct a four-quadrant ZA multiplier circuit, similar to a two-quadrant delta multiplier [6]. The multiplication constant a of a four-quadrant multiplier could be vvritten in the form of a = ai2 + 0C22 - + •■■ +a.q2 q, (D vvhere a, = — 1 or +1, for each i — 1, 2,.... q. Concerning Eq. (1), the product a ■ x(t) could be vvritten as a- x (t) = (ct\x(t) + ( a.2x{t)+ + (... + (a,x(02-1) ...) 2-') 2-1) 2-1. (2) A special sequence {/„} is introduced, vvhere /„ = —In-\ and vvhere In takes tvvo discrete values of +1 and — 1. This sequence is defined as an idle delta sequence of a constant function i (t) = 0. From the properties of DFA [6], vvhere nth member of its output sequence is labelled as Sn — (X„, Yn) and vvhere {(Xn, ±yH)} is a delta sequence of 2~l[x(t)±y(t)], a delta sequence {Pn} of the product a ■ x(t) can be determined from Eq. (2) as p„ = (a«\(aV\(...,(a. /.)...))). (/) X„, + 1 (4) In Eq. (4), Xn marks a binary inversion of a sequence mem-ber X„. The parallel multiplication constant a can be substi-tuted by a slowly varying signal y(t), represented in the form of (1), with negligible error. The core of a four-quadrant 27A multiplier is shovvn in Fig. 2. An interesting application of a four-quadrant 27zl multiplier is a digital 27zl pattern generator [3]. If the input sigma-delta sequence [X,,} of a four-quadrant ZA multiplier encodes a maximum constant value, Xn = 1 and the inputs of (4) could be simplified as follovvs: (i) 0. a, = — 1, a,- =+1. (5) The parallel input (5) to an Af-bit digital ZA pattern generator represents a binary number with a maximum symmetrical range that can be used: -{lN -\)/2l N ^ + {lN -\)/2l (6) A digital ZA integrator could be constructed by connect-ing the output of an N-bit accumulator to the parallel input of an N-bit 27zl pattern generator (Fig. 3). In order to satisfy oversampling requirements, the clock frequency of ZA structures should be much higher than the Nyquist frequency of an input signal. In this čase, an integrator with a transfer function H {z) = 1/ (l — z-1) could be appimimated in the s-domain via bilinear transformation z~] = (2/cik - s)/(2/cik + s) as zr / x /clk . 1 /clk s 2 s (7) The parallel input value of an /V-bit ZA pattern generator is limited by Eq. (6). Hovvever, a maximum value that N-bit accumulator can hold equals to ± (2N~] — 1). To satisfy Eq. (6), transfer function of ZA integrator should be scaled by(2A/-1 - l)"1 Hi (s) /clk 1 (2"-l) s (2N~] - 1) 2N (8) For practical realizations, where A^ > 10, Eq. (8) can be simplified to /clk 1 1)7 Ha(s) (2N- T • S (9) In order to avoid severe signal degradation during transient response, a limiter vvhich prevents an overflovv of an accumulator internal value should be added. It is also recom-mended to set accumulator initial value to 100...0 during power-up to shorten its transients. For a large N, the range practically equals ± 1. As an ex-ample, if a binary value 11 is applied to the input of 2-bit 27zl pattern generator, a pattern of {...,1,1,1,1,1,1,1,0,...} is generated, and a value 00 applied to the same pattern 5. Digital filter implementation The main part of the digital signal processor is a digital filter (Fig. 4), implemented in the sigma-delta domain. 450 U. Bizjak, D. Strle / Int. J. Electron. Commun. (AEU) 59 (2005) 447-453 U[n] Y[n] 2uT^-f- ,—» V A ■ Ki ftb 3- ------r*v — ZA one-bit ^r Fig. 4. Digital filter structure. -I__I Milili____I__......t ■*' '»"^ I----------------/_ J.--------------------1____________I____________ 0 -5 :-io ■: -15 :-20 0.0001 0.001 0.01 0.1 1 Input signal amplitude [FS] -25 Fig. 5. Amplitude errors at fundamental frequency. This filter attenuates high-frequency quantization noise and eliminates both signal DC offset and DC offset of an analog interface. The architecture of a simple harmonic oscillator (SHO) with an integral feedback was considered as an op-timum betvveen silicon area and filter performance. A continuous-time transfer function of such filter follows the equation: x + yx + a* „jc = u — a I Jo jf(T)di. (10) The transfer function (10) can be written in s-domain: H(s) = (\/t\t2)s s3 + (y/r\)s2 + (oj}t/t\ r2)s + (a/TiT2T3)' (11) where xn represents the time constant of an integrator n. By employing non-uniform integrator vvidths (ti, t 2 and T3), vvhere t; can be calculated from Eq. (9), the designer has the opportunity to separately change integrator widths and/or feedback coefficients (y, o)2 and a) to reach the desired filter performance. In čase of an electronic vvatt-hour meter, the filter is opti-mized to achieve maximally flat amplitude characteristic in the signal band of 45-65 Hz. The phase characteristic is not critical when equal filter structure is used in both channels of a vvatt-hour meter, as only phase difference between volt-age and current signals on the inputs of final four-quadrant multiplier is important. 6. Effect of quantization noise The spectrum of a first-order sigma-delta modulated signal is discrete and non-white as it comprises ali harmonics of the input signal frequency cdq [10]. For a full-scale AC input signal, the povver of generated harmonics is negligible. As the input amplitude is reduced, amplitudes of generated harmonics become comparable to the amplitude caused by an input signal, so output signal becomes distorted with harmonic noise. Generated harmonic component with the same frequency as the input signal affects the measured result of a vvatt-hour meter. When tvvo signals vvith discrete spectrums are multiplied by each other, only the product of tvvo corresponding fre-quency components contributes to the average sum. As the voltage channel ZA modulator operates vvith a full-scale input signal, the output signal from this modulator comprises only fundamental frequency component. This spectral "špike" rejects ali other harmonic components on the current signal vvhen the product of voltage and current signal is averaged over the time interval T. The average of a product, neglecting the harmonic components of voltage signal, can be simplified vvhen T is multiple of the signal period (T = 2 • n/fo) into *f- (t)i(t)dt = J2 UkIk t/1/1 (12) k=\ Exact amplitudes of generated harmonics can be calculated only for full-scale input sinusoid. For non-full-scale input AC signals, no analytical result exists, and amplitudes of harmonic components can be obtained only by a numerical analysis of output patterns. Fig. 5 shovvs simulated amplitude error of a ZA modulator, caused by generated harmonic component on fundamental frequency for various input signal amplitudes. Input signal frequency vvas set to /o = 50 Hz and its amplitude ranged from 0.0005 full-scale (FS) up to 0.1 FS. A sampling frequency /s = 500 kHz vvas used and the output from modulator vvas analyzed by Fourier transformation vvith 500k sample vvindovv. As it can be seen from Fig. 5, first-order IA modulator vvould not satisfy the requirements of a modern vvatt-hour meter. An error at lovver operation points is too big, and the dynamic range of such device vvould be barely 1:100. 7. Effect of input Gaussian noise Due to a non-linear element (a comparator) in the feedback loop of a ZA modulator, an effect of input noise can only be analyzed by a behavioral simulation. For the pur-pose of simulation, an inherent thermal noise of analog U. Bizjak, D. Strle / Int. J. Electron. Commun. (AEU) 59 (2005) 447-453 451 Table 1. Effect of various input noise levels Noise RMS (FS) Ain = 0.001 FS Am = 0.002 FS Ain = 0.005 FS Avg. Aom (FS) o (Aom) (FS) Avg. Aout (FS) O (Aout) (FS) Avg. Aou, (FS) o (Aout) (FS) 0.1e-3 9.6958e-4 1.7127e-5 0.2e-3 9.7919e-4 1.9337e-5 0.5e-3 9.8814e-4 1.3772e-5 le-3 9.9238e-4 1.2308e-5 2.0025e-3 1.7419e-5 4.9803e-3 2.0041 e-5 2e-3 9.9728e-4 1.4807e-5 2.0005e-3 1.4856e-5 4.9932e-3 1.5980e-5 5e-3 9.9721e-4 2.7389e-5 10e-3 1.0044e-3 4.805 le—5 components and a sampling noise of sampling capacitors were modeled as a Gaussian noise, added to the input signal. Various noise levels can be applied to the input signal. The results of simulations show that input noise decorrelates harmonic noise, caused by quantization error, from funda-mental frequency. Unfortunately, added noise introduces un-certainty in the measurement bandwidth, so optimum noise level should be chosen as a compromise between remain-ing average amplitude error and spreading of output ampli-tude values, where output signal amplitudes are calculated in several time intervals T. Spreading of simulated results can be approximated by a normal distribution. Table 1 summarizes the effect of a Gaussian noise for various noise levels added to the input signal. The same simulation parameters as in Section 6 were used with different random seed value in each simulation run. An average and a standard deviation of the modulator output amplitude at fundamental frequency were obtained by statistical analysis of 500 simulated results. It can be concluded that input signal noise substantially reduces the average amplitude error of modulator output at fundamental frequency. The introduced uncertainty will be lovvered by averaging the output signal of the multiplier in the final integrator. As the variance of results er2(Aout) is inverse proportional to the integration time T, standard deviation of measured results will be reduced by.v//7 when integration time is increased by a factor of n. In actual circuits, inherent thermal noise of analog components and kT/C noise of the input svvitched capacitors is used as a noise source. This is favorable for a design because smaller capacitors consume less silicon area vvhile produc-ing adequate noise levels. 8. Simulation results Behavioral simulations with bit-accurate digital models of the whole mixed analog-digital system were performed under conditions summarized in Table 2 . A final calculated result of each simulation run (Wdut) was compared to its theoretical value Wref and an error was Table 2. Behavioral simulation conditions Analog clock 512k samples/s Digital clock Voltage input amplitude Current input amplitude Current channel noise Current sensor Measuring period Calibration point 4.096 MHz 0.9 FS 0.001-0.01 FS Normal, RMS value = 0.002 FS di/dt 10 seconds, lst second ignored due to filter transient 0.1 FS 0.005 0.01 0.015 Input signal amplitude [FS] Fig. 6. Simulated results for various current amplitudes. calculated as e = —^-------— 100 [%]. (13) Several simulation runs vvere performed with different current channel input signal amplitudes. A resulting error char-acteristic, "load curve", is well below the declared error, as the average error is less than 0.5% in each operating point. A different random number generator seed was used for each simulation. Simulated results for various current input amplitudes, statistically analyzed on 100 results, are shovvn in Fig. 6. The average error and the standard deviation, represented in the form of error bars, are both decreasing with the increase of the input current amplitude. 452 U. Bizjak, D. Strle / Int. J. Electron. Commun. (AEU) 59 (2005) 447-453 0.5 E w II -0.5 -1 i s >---------------(f— 0 0.005 0.01 0.015 Input noise RMS [FS] Fig. 7. Simulated results for different noise levels. 0.005 0.01 0.015 Input amplitude [FS] Fig. 9. Measured results for various current amplitudes. 0.01 -r 75 45 55 65 Input signal frequency [Hz] Fig. 8. Simulated frequency dependency. The effect of different noise levels added to input signal is also of interest. This effect is summarized on 1000 samples in Fig. 7, where signal amplitude is 0.001 FS and noise RMS level ranges from 0.001 FS up to 0.01 FS. In this čase, the average error is the lovvest with input noise RMS level of 0.001 FS, but standard deviation is slightlv higher than vvith noise RMS level of 0.002 FS. Othervvise, standard deviation of error is increased by increasing input noise. In Fig. 8. simulated percentage error versus signal fre-quency is shovvn. Current channel input amplitude vvas set to 0.1 FS in this čase. The results show an excellent frequency characteristic, achieved by separate tuning of the design pa-rameters of the filter. As a proof of the concept, a prototype watt-hour meter was constructed using two first-order ZA modulators vvith input switched capacitor of 0.75 pF The digital part vvas implemented in FPGA, and Rogovvski coil vvas used as a current sensor. The prototype vvas tested on the standard calibrating equipment. The measured results in Fig. 9 shovv that used ZA mod-ulator (lovv-noise first-order ZA modulator) does not gener-ate required noise level, therefore standard deviation of the measured results is lovver than simulated. The average error is slightly bigger than simulated, and it is believed that a current sensor and PCB signal lines pick up a voltage cor-related environmental noise. It can be concluded that, by introducing a ZA modulator vvith higher noise level and by careful shielding of sensor and signal lines, even lovver average error could be achieved. Based on the simulated results, a noise vvith RMS value of 0.002 FS vvas chosen as an optimum noise value for the ZA modulators of the presented vvatt-hour meter. These simulations vvere performed vvith digital models that are accurate to every bit. On the other hand, relatively simple analog models could be enhanced vvith other analog non-idealities [11] in order to analyze their effect on an overall system performance. 9. Conclusion The results of behavioral simulations of a mixed analog-digital system shovv that IEC class 0.5 electronic vvatt-hour meter vvith dynamic range of more than 1:1000 can be de-signed using relatively low-frequency first-order ZA modulators vvhen a small amount of noise is added to their input signals. Although it is not possible to analyze the system exactly due to various non-linear elements and non-linear effects in analog and digital part of the system, it is possible to predict the system response to input noise by analyzing results of many simulation runs. The results also shovv that simple digital filters, implemented vvith digital ZA structures and a ZA four-quadrant multiplier can be used for digital processing, to obtain acceptable results vvith lovv povver op-eration in a small silicon area. Acknowledgements The author vvould like to thank Mr. Miro Rozman for shar-ing his ideas on system design, and to Mr. Milan Kosmač and Mr. Vojko Strle for their valuable assistance and tech-nical discussions. References [1] Johns DA, Levvis DM. Design and analysis of delta-sigma based IIR filters. IEEE Trans Circuits Systems-II: Analog Digital Signal Process 1993;40:235-40. U. Bizjak, D. Strle / Int. J. Electron. Commun. (AEU) 59 (2005) 447-453 453 [2] da Fonte Dias V. Signal processing in the sigma-delta domain. Microelectron J 1995;26:543-62. [3] van der Horn G, Huijsing JL. Integrated smart sensors: design and calibration. Dordrecht: Kluwer Academic Publishers; 1998. [4] 0'Leary P, Maloberti F. Bit stream adder for oversampled coded data. Electron Lett 1990;26:1708-9. [5] Kouvaras N. Operations on delta-modulated signals and their applications in the realization of digital filters. Radio Electron Eng 1978;48:431-8. [6] Kouvaras N. Some novel elements for delta-modulated signal processing. Radio Electron Eng 1981;51:241-9. [7] Candy JC, Temes GC. Oversampling delta-sigma data converters, theorv, design, and simulation. New York: Wiley Interscience, IEEE Press; 1992. [8] Adams RW, Schreirer R. Stability theory for IA modulators. IEEE Trans Circuits Systems II; Analog Digital Signal Process 1993;40:141-64 [chapter 4]. [9] International Standard CEI/IEC 687:1992-06, Alternating current static watt-hour meters for active energy (classes 0.2 S and 0.5 S), Geneve: Commission Electrotechnique Internationale; 1992. [10] Gray RM. Quantization noise spectra. Trans Inf Theory 1990;36:1220-44. [11] Boser BE, Wooley BA. The design of sigma-delta modulation analog-to-digital converters. IEEE J Solid-State Circuits 1988;23:1298-308. ^ggte^^ Uroš Bizjak was born in Kranj, Slove- nk nia in 1972. He received his Uni.-Dipl. Ing. and M.Se. Degrees in Electrical En-,-f gineering from the Faculty of Electrical Engineering, University of Ljubljana, Slovenia in 1996 and 2000, respec-tivelv. Since 1995, he has been involved with analog and mixed-mode VLSI de-signs at Iskraemeco, Kranj, Slovenia. His research interests include analog and mixed-mode integrated circuits, sigma-delta data converters and low-noise integrated measurement systems for electrical watt-hour meters. Drago Strle received the Dipl.-Ing., M.Se. and Ph.D. Degree from Univer-sity of Ljubljana, Faculty of Electrical Engineering in 1976, 1981, and 1991 re-spectivelv. He is an Assistant Professor of Electrical Engineering at the Univer-sity of Ljubljana, Faculty of Electrical Engineering. Among other his research interests include integrated circuits and systems, high-resolution ADCs and DACs, I-A converters, extremely low- noise-integrated measurement systems, and low-power mixed- signal circuits.