Načrtovanje, izdelava in preliminarno testiranje eksperimentalnega modela trinivojskega pretvornika
Blaž Prah, Andraž Rihar, Danjel Vončina
Fakulteta za elektrotehniko, Univerza v Ljubljani, Tržaška 25, 1000 Ljubljana E-pošta: prah.blaz@gmail.com
Design, assembly and preliminary testing of a three-level inverter
Abstract. Three-level inverters are becoming a strong alternative to the well-established two-level inverters, especially under specific operating conditions. As laboratory-based inverter setups are usually less compact, this paper provides a description of design and assembly of a laboratory-based, but medium power three-level MOSFET inverter of compact design. Results ofpreliminary testing under small load are provided for passive and active NPC operation. Active control of the DC link's midpoint is presented and to some extent its advantages are verified through measurements. Finally, critical ideas for further work are presented.
1 Uvod
Zaradi stalnega naraščanja števila avtonomnih električnih pogonov, fotovoltaičnih elektrarn in podobnih postrojev naraščajo potrebe po zmogljivih močnostnih pretvornikih, ki jih morajo odlikovati kompaktnost, nizko popačenje izhodne napetosti (angl. THD - total harmonic distortion), visok izkoristek in sprejemljiva cena izdelave [1, 2].
Nenehno višanje potrebne moči narekuje potrebo po višjih napajalnih napetostih (nad 500 V) [3], hkrati pa morajo slednjim zadostiti tudi uporabljena močnostna polprevodniška stikala [4]. Tu se pokaže ena izmed glavnih prednosti premagovanja nižjih preklopnih strmin stikal [13] v večnivojskih pretvorniških topologijah, katere okvirno delimo na a) pretvornik z ločilnimi diodami (angl. NPC - Neutral Point Clamped), b) pretvornik z ločilnimi kondenzatorji (angl. FC - Flying Capacitor) in c) kaskadni mostični večnivojski pretvornik (angl. Cascaded H-bridge) [4]. Na področju višjih napetosti prevladujejo IGBT stikala nazivnih napetosti 600 V ali 1200 V [3, 5, 6], na področju nizkih napetosti (do 50 V) in nižjih moči pa srečamo uporabo predvsem MOSFET-ov, ki omogočajo delovanje pri višjih stikalnih frekvencah in imajo običajno manjše izgube zaradi manjše upornosti kanala. Pretvornikom, ki uporabljajo MOSFET stikala se poveča močnostna zmogljivost tako, da se vzporedno veže več stikal ali pretvorniških vej [7].
Zaradi novih tehnologij (CoolMOS) [8] in novih materialov (SiC, GaN), ki omogočajo višje izkoristke kljub večjim upornostim kanala v primerjavi s klasičnimi MOSFET-i, se na področju visokih napetosti počasi uveljavljajo tudi visokonapetostna MOSFET stikala, katerih ciljno napetostno področje je nad 600 V, hkrati pa nove tehnologije omogočajo tudi višje stikalne frekvence [9, 10]. Študije kažejo, da nove tehnologije omogočajo nižje izgube, to pa ponuja tudi možnost zmanjšanja
površine hladilnih teles ob klasičnem odvajanju toplote s pomočjo hladilnih reber [12, 14]. Termične študije kapljevinskega hlajenja so zaenkrat še pomanjkljive.
Ob pregledu literature je moč zaslediti veliko izdelanih eksperimentalnih modelov večnivojskih pretvornikov, predvsem različnih podtipov, kot so A-NPC ali T-NPC, ki imajo namesto pasivnih elementov stikala [12]. Pri izdelavi eksperimentalnih modelov so avtorji manj pozorni na kompaktnost izvedbe, kar lahko med drugim povzroča parazitne induktivnosti in prenapetosti, tako ne podaja verne slike delovanja sistema, končno pa lahko povzroča tudi EMI ali EMC težave, saj pretvorniki delujejo pri visokih frekvencah [11]. Rešitve se kažejo v kompaktni realizaciji pretvornika, kar zmanjša vpliv parazitnih efektov in izboljša delovanje pretvornika. Manj nihanja napetosti namreč pomeni manj težav pri preklopih z visokimi frekvencami [14].
Glede na to, da se v zadnjem času povečujejo napetostne zmogljivosti baterij in enosmernega vmesnega tokokroga in bi uporaba MOSFET stikal lahko posledično omogočila zvišanje stikalnih frekvenc ter sočasno znižanje izgub, v članku predstavljamo realizacijo eksperimentalnega modela aktivne različice trinivojskega pretvornika z MOSFET-i za eno fazo s paralelnim delovanjem. Predstavljeni so posamezni sklopi modela, kot tudi napake, ki se lahko pojavijo pri nepazljivem načrtovanju. Dodatno so predstavljeni rezultati meritev in ovrednotenje delovanja pretvornika, kot tudi predlogi za morebitne izboljšave in razširitve.
2 Metodologija
Osrednji namen je bila izdelava demonstracijskega pretvorniškega sistema, prikazanega na sliki 1.
Slika 1. Shematski prikaz močnostnega dela pretvorniškega sistema od napajanja do izhoda s posameznimi stopnjami.
Za napajanje pretvornika je bil uporabljen laboratorijski napajalnik, v primeru elektromotorskega pogona pa bi to bila baterija. Sledi polmostič z dušilko za regulacijo srednje točke N, kjer imamo vzporedno vezavo
ERK'2018, Portorož, 221-216	
213
tranzistorskih vej za doseganje zahtevane tokovne zmogljivosti tranzistorjev. Nadalje je vključen enosmerni vmesni tokokrog z osrednjim namenom glajenja napetosti in vzpostavitve središčnega potenciala N s kapacitivnim delilnikom.
Na izhodu sledita dve aktivni NPC razsmerniški stopnji, ki delujeta v vzporedni vezavi prek gladilnih dušilk zaradi doseganja potrebne tokovne zmogljivosti.
Ime	L [nH]	Pozicija	t [mm]	w [cm]	l [cm]
Li	0,45	QD1 in Stebriček	0,105	0,90	0,30
L2	0,89	QD1 in Q2	0,105	3,80	0,30
L3	35,05	MLCC in stebriček	0,105	4,00	6,80
L4	0,43	J5 in Q1	0,105	1,07	0,30
2.2 Izdelava gonilniških tiskanin
Gonilniški tiskanim (slika 4) sta izdelani tako, da povsem nalegata na močnostni tiskanini za doseganje čim krajših povezav, s tem pa je dosežen učinek zmanjšanja parazitnih induktivnosti. Primer izračuna parazitnih induktivnosti (tabela 1) je opisan v literaturi [15, 16]. Uporabljen je gonilnik IRS2110, ki je v osnovi namenjen proženju polmostične topologije, tu pa je predelan za proženje tranzistorjev trinivojske topologije z dodatkom t.i. (ang. bootstrap) kondenzatorja, ki omogoča proženje vseh tranzistorjev, ki so na ločenih potencialih. Kapacitivnost je določena na minimalno vrednost 9,5 nF, za izračun pa je potrebno imeti podatke o gonilniku, tranzistoiju ter stikalni frekvenci [15],
Slika 3. Močnostni del na IMS substratu z opisom posameznih komponent. Razdalje med posameznimi tranzistorji so enake, da je bila dosežena simetričnost tiskanine.
Slika 2. Fotografija celotnega sistema z opisanimi posameznimi stopnjami.
2.1 Izdelava močnostnega dela
Močnostni del, prikazan na sliki 3, je sestavljen iz dveh vzporedno delujočih polovic, kjer je posamezna močnostna stopnja sestavljena iz šestih tranzistorjev IPT059N15N3 proizvajalca Infineon, h katerim sta vzporedno dodana hitra TVS dioda SMCJ85CA za razbremenitev prenapetosti ter razbremenilno vezje RCD z izračunanimi vrednostmi R = 6,75 Q in C = 5,8 nF. Posamezna močnostna stopnja je izdelana na aluminijevem IMS substratu za boljše odvajanje toplote. Substrat ima 105 ^m debeli nanos bakra. Elementi so po tiskanini razvrščeni tako, da je parazitna induktivnost zaradi dolžine linij čim manjša [15].
Tabela 1. Izračunane parazitne induktivnosti za posamezne linije med elementi, prikazanimi na sliki 4, kjer je t debelina, w širina in l dolžina bakrene linije.
Slika 4. Shema gonilniške tiskanine, ki nalega neposredno na močnostni del. Njena oblika je prilagojena zaradi tokovnih stebričkov (priključnih kontaktov) močnostnega dela.
2.3	Izdelava krmilnega vezja
Krmilna tiskanina, ki je razvidna iz slike 2, vključuje mikrokrmilnik Piccolo proizvajalca Texas Instruments, kot tudi priključne kontakte za povezovanje in komunikacijo ostalih tiskanin z mikrokrmilnikom. Na tiskanini se za galvansko ločitev prožilnih signalov nahajajo tudi DC/DC napajalniki TMA 1515S proizvajalca TRACO Power. Dodani so tako merilni upori za merjenje napetosti enosmernega tokokroga, kot tudi vezja za prilagoditev merjene napetosti na območje A/D pretvornika.
2.4	Enosmerni vmesni tokokrog
Enosmerni vmesni tokokrog (slika 5) sestavljajo elektrolitski ter folijski kondenzatorji v skupni velikosti 8,4 mF. Doseganje čim bolj simetričnih polovic je bila pri konstruiranju prioriteta, saj je s kapacitivnim delilnikom definirana srednja točka N. Ponovno je bil cilj
222
doseči čim krajši priklop do močnostnih tiskanin, da se je zmanjšal vpliv parazitnih induktivnosti.
2.5 Konstruiranje dušilk
Za blaženje tokovnih nesimetrij med posameznima stopnjama sta naviti dve manjši dušilki v velikosti 4,7 ^H, ki sta vezani na izhod posamezne stopnje.
Za regulacijo srednje točke pretvornika je izdelana regulacijska dušilka z induktivnostjo 104,9 ^H. Njena vrednost je bila izračunana iz predvidene 20 % valovitosti toka, stikalne periode in iz podatkov o jedru (T400-30D), ki jih podaja proizvajalec MICRO-METALS v podatkovnem listu. Navitje je izdelano iz dvojne žice za doseganje tokovne zmogljivosti dušilke in tako prenese vsaj 100 A tokovne obremenitve.
Slika 5. Fotografija enosmernega vmesnega tokokroga, kjer sta razvidni dve simetrični polovici ter priključitev na močnostni del.
2.6	LEM tiskanim
Za merjenje toka ter regulacijo obratovalnih stanj pretvornika, se je pojavila potreba po dodatni tiskanini z LEM sondami, na kateri se nahaja še prilagoditveno analogno vezje, ki izmerjeno napetost LEM sonde prilagaja napetostnemu območju A/D pretvornika v mikrokrmilniku.
2.7	Regulacija napetosti enosmernega tokokroga
Ugotovljeno je bilo, da se že pri majhnih obremenitvah pretvornika napetost srednje točke seseda, zato se je pokazala potreba po regulaciji srednje točke. V ta namen so dodani dva podvojena tranzistorja za doseganje tokovne zmogljivosti ter regulacijska dušilka, katere vrednosti so opisane v poglavju 2.5. Pri tem gre za izmenjavo energije med enosmernim vmesnim tokokrogom ter dušilko.
2.8	Programska oprema, preverjanje in zagon pretvornika
Krmilni program za pretvornik je pripravljen na mikrokrmilniku Piccolo proizvajalca Texas Instruments. Program omogoča izbiro delovanja pretvornika, torej tako aktivni kot pasivni režim. Omogoča vključitev ali izključitev regulacije srednje točke, kot tudi nastavitev osnovne in stikalne frekvence, pri čemer je slednja pogojena z izvajanjem prekinitvenega podprograma.
Pretvorniški sistem na sliki 2 je bil postopoma zagnan ter testiran po sklopih. Najprej se je preverilo pravilnost
prožilnih signalov, izmerjene so bile morebitne prenapetosti na tranzistorjih, prav tako so bile testirane posamezne tiskanine. Sledile so preliminarne meritve obratovanja pri nižji obremenitvi.
3 Preliminarne meritve
Namen preliminarnih meritev je testiranje posameznih sklopov pretvornika, ovrednotenje slednjih ter testiranje krmilnega programa. Nato je sledil zagon pretvornika v pasivnem in aktivnem režimu delovanja, kjer je bilo preverjeno ali pretvornik deluje v skladu z rezultati simulacij.
3.1	Testiranje pretvornika
Najprej je bil izveden test pretvornika v pasivnem režimu delovanja, kjer je bilo opazovano dogajanje ob nereguliranem ničlišču, katerega valovitost je prikazana na sliki 6 z vijolično barvo. Opaženo je bilo tako sesedanje srednje točke, kot tudi izhodne napetosti. Slednje je postalo vidno pri obremenitvi pretvornika z RL bremenom, kjer je R znašal 3.3 Q in L = 135 mH. Pri tej obremenitvi je napetost enosmernega vmesnega tokokroga znašala 30 V, izhodni tok pa 9,2 A.
Pri vključeni regulaciji srednje točke se je valovitost napetosti znižala z 1,5 V na 1 V. Opaziti je bilo izravnavanje valovitosti ničlišča in izhodne napetosti, kar je prikazano na sliki 7 z oscilogramom vijolične barve.
Pri delovanju pretvornika v pasivnem režimu je bilo opaziti padec napetosti na ločilnih diodah. Slednji je bil odpravljen pri aktivni različici delovanja pretvornika, kar je bil hkrati indikator, da tudi aktivna različica deluje pravilno. Padec napetosti na diodah vpliva na izkoristek pretvornika pri velikih tokovnih obremenitvah, saj se povečajo prevodne izgube.
3.2	Omejitve izdelanega sistema ter predlogi za nadaljnje delo
Celoten sistem deluje sicer pravilno, vendar ne najbolje, saj je bilo ugotovljenih nekaj napak pri izdelavi gonilniške tiskanine. Glavna napaka je bila storjena ob predelavi IRS2110 za krmiljenje samo enega tranzistorja, ki se nahaja na ločenem potencialu. Napaka je bila odpravljena s prevezavami, kar pa se je izkazalo kot neoptimalna rešitev, saj so se zaradi dolgih priključnih linij pričele pojavljati prenapetosti, ki so povzročale nenadne vklope tranzistorjev, šum (sliki 6 in 7) ter odpoved nekaterih čipov.
Slika 6. Poteki izhodne napetosti (oker), izhodnega toka (zelena) in valovitosti napetosti ničlišča (vijolična), zaradi katere se seseda izhodna napetost.
223
V nadaljevanju je najprej potrebno odpraviti napako, ki je bila narejena pri načrtovanju gonilniške tiskanine in slednjo ponovno načrtati, pri tem pa paziti na pozicijo gonilniških čipov tako, da bo povezava med izhodom čipa in vrati tranzistorja še vedno čim krajša. Zanimiva je uporaba nove generacije gonilnikov, ki že merijo napetosti na tranzistorju, s čimer je zmanjšana verjetnost odpovedi.
Slika 7. Prikazan je potek izhodne napetosti (oker barva), izhodnega toka (zelena barva) in izravnana napetost ničlišča (vijolična barva), kar vpliva na zmanjšanje sesedanja izhodne napetosti (poravnani vrhovi oker signala).
Sledi lahko ovrednotenje pretvornika po moči, meritev izkoristkov pri različnih obratovalnih stanjih ter primerjava z rezultati simulacij iz literature [15, 16], kot tudi primerjava z dvonivojsko topologijo. Glede na rezultate testiranja in meritev lahko sledi razširitev na tri faze, kar bo odpravilo potrebo po regulaciji srednje točke in omogočilo realizacijo klasičnega pogona s trifaznim motorjem. Takšen pogonski sklop lahko razširimo na generatorski režim delovanja oziroma na dvosmerni pretok energije. Možno je testiranje pretvornika pri polni moči, ocena izkoristka ter primerjava z dvonivojsko topologijo.
4 Sklepne ugotovitve
V sklopu študije je bila izvedena ena faza trinivojskega pretvornika s po dvema paralelnima vejama za povečanje skupne tokovne zmogljivosti. Predstavljeni so ukrepi pri načrtovanju pretvornika ter pomanjkljivosti, ki so se pokazale med testiranjem. Rezultati meritev kažejo, da realizirani pretvornik deluje zadovoljivo, vseeno pa bi bilo v nadaljevanju smiselno narediti nekaj izboljšav.
Izdelani pretvornik predstavlja dobro izhodišče za preverjanje različnih konceptov vodenja, hkrati pa lahko služi za laboratorijske meritve zaradi kompaktne izdelave, saj so z njo izločene možne motnje, ki bi vplivale na meritve. Ravno zaradi kompaktnosti bo mogoče izvesti primerjavo rezultatov meritev z rezultati predstavljenih numeričnih simulacij [15, 16].
Literatura
[1]	https://www.forbes.com/sites/rrapier/2017/02/05/u-s-electric-vehicle-sales-soared-in-2016/#76e55 9f4217f, 3.7.2018.
[2]	https://cleantechnica.com/2015/03/28/ev-demand-growing-global-market-hits-740000-units/, 3.7.2018.
[3]	M. Schweizer, J. W. Kolar: Design and implementation of a highly efficient three-level T-type converter for low-
voltage applications. IEEE Transactions on Power Electronics, 28(2), 899-907, 2013.
[4]	L. G. Franquelo, J. Rodriguez, J. I. Leon, S. Kouro, R. Portillo, M. A. Prats: The age of multilevel converters arrives. IEEE industrial electronics magazine, 2(2), 2008.
[5]	A. Salem, M. F. Elsied, J. Druant, F. De Belie, A. Oukaour, H. Gualous, J. Melkebeek: An advanced multilevel converter topology with reduced switching elements. V: Industrial Electronics Society, IECON 2014-40th Annual Conference of the IEEE (pp. 1201-1207), 2014.
[6]	S. Brueske, B. Benkendorff, R. Kulpe, F. W. Fuchs: Comparison of the power semiconductor design rating of different inverter topologies for the drive inverter of electric vehicles. V: Energy Conversion Congress and Exposition (ECCE), (pp. 3643-3650) IEEE, 2015.
[7]	S. Busquets-Monge, R. Maheshwari, J. Nicolas-Apruzzese, E. Lupon, S. Munk-Nielsen, J. Bordonau: Enhanced DC-link capacitor voltage balancing control of DC-AC multilevel multileg converters. IEEE Transactions on Industrial Electronics, 62(5), 2663-2672, 2015.
[8]	S. Bhattacharya, D. Mascarella, G. Joos: Modular multilevel inverter: A study for automotive applications. V: Electrical and Computer Engineering (CCECE), 2013 26th Annual IEEE Canadian Conference on (pp. 1-6), IEEE, 2013.
[9]	J. Biela, M. Schweizer, S. Waffler, J. W. Kolar: SiC versus Si—Evaluation of potentials for performance improvement of inverter and DC-DC converter systems by SiC power semiconductors. IEEE transactions on industrial electronics, 58(7), 2872-2882, 2011.
[10]	T. Morita, S. Tamura, Y. Anda, M. Ishida, Y. Uemoto, T. Ueda, D. Ueda: 99.3% efficiency of three-phase inverter for motor drive using GaN-based gate injection transistors. V: Applied Power Electronics Conference and Exposition (APEC), 2011 Twenty-Sixth Annual IEEE (pp. 481-484), 2011.
[11]	B. A. Welchko, M. B. Correa, T. A. Lipo: A Three-Level MOSFET Inverter for Low-Power Drives. IEEE Transactions on Industrial Electronics, 51(3), 669-674, 2004.
[12]	A. Anthon, Z. Zhang, M. A. E. Andersen, D. G. Holmes, B. McGrath, C. A. Teixeira: Comparative evaluation of the loss and thermal performance of advanced three-level inverter topologies. IEEE Transactions on Industry Applications, 53(2), 1381-1389, 2017.
[13]	A. Alesnik: Trinivojski razsmernik. Diplomsko delo. Fakulteta za elektrotehniko, Univerza v Ljubljani, 2013.
[14]	E. Gurpinar, A. Castellazzi: Single-Phase T-type inverter performance benchmark using Si IGBT's, SiC MOSFET's and GaN HEMT's. IEEE Transactions on Power Electronics, 31(10), 7148-7160, 2016.
[15]	B. Prah: Simulacijski in eksperimentalni model trinivojskega razsmernika. Magistrsko delo. Fakulteta za elektrotehniko, Univerza v Ljubljani, 2018.
[16]	B. Prah, A. Rihar, D. Voncina: Simulacije in konceptualna zasnova trinivojskega pretvornika. V Zborniku 26. konference ERK, str. 291-294, Sep. 2017, IEEE.
224