Implementation of VIP for bus interface logic of 32-bit processor using System Verilog
Uporaba VIP za vmesnik logičnega vodila 32-bitnega procesorja s uporabo System Verilog

1. PDF datoteka (1061 kB)

1. TXT datoteka (24 kB)

Izvoz v EndNote (RIS format)

Avtor(ji)

Neels Ponkumar, D. David (avtor)
Jagatheeswari, P. (avtor)
Arun Samuel, T. S. (avtor)

Jezik

angleški

Vir

Informacije MIDEM

Leto

2018

Številčenje

letnik 48, številka 4

Vsebina

ACE AMBA časovnik intelektualna lastnina mikroelektronika UART verifikacija Verilog (računalniški jezik)

Založnik

Strokovno društvo za mikroelektroniko, elektronske sestavne dele in materiale

Izvor

Strokovno društvo za mikroelektroniko, elektronske sestavne dele in materiale
(Obvezni izvod spletne publikacije)

Pravice

URN

URN:NBN:SI:DOC-TI0W1SYH

COBISSID

305086720

Objavljeno

11.09.2020

Metapodatki

Citiranje

APA:

Neels Ponkumar, D. David, Jagatheeswari, P., Arun Samuel, T. S. (2018). Implementation of VIP for bus interface logic of 32-bit processor using System Verilog. Informacije MIDEM, letnik 48, številka 4, str. 205-211. URN:NBN:SI:DOC-TI0W1SYH from http://www.dlib.si

MLA:

Neels Ponkumar, D. David, Jagatheeswari, P., Arun Samuel, T. S.. "Implementation of VIP for bus interface logic of 32-bit processor using System Verilog." Informacije MIDEM letnik 48. številka 4 (2018) str. 205-211.
<http://www.dlib.si/?URN=URN:NBN:SI:DOC-TI0W1SYH>

Informacije MIDEM
1986-
(Zbirni zapis)

Implementation of VIP for bus interface logic of 32-bit processor using System VerilogUporaba VIP za vmesnik logičnega vodila 32-bitnega procesorja s uporabo System Verilog

Implementation of VIP for bus interface logic of 32-bit processor using System Verilog
Uporaba VIP za vmesnik logičnega vodila 32-bitnega procesorja s uporabo System Verilog