RiSC ARHITEKTURE INFORMATICA 3/87 UDK 681.3.02.06:519.687.4 Peter Kolbezen, Slavko Mavric in Branko Mihovilovič Institut »Jožef Štefan«, Ljubljana Povzetek v rtcpr cstan se pojavi .ja.jo vedno n fi£? r anmc»r .ie mefd ceno predi ogov, ^:i trenu reali::aci le. Je RISiC t i on Set Computer). opreme in po s>:l adnos b-l Ja io SG optimirani z i ke navzdol do ni voJ mj *^r'oi nstri,il:c 3 .j ve i majo kol i kor mogoC E?n£< iiaJmJaiSih r adfun tiidi preseneti i i vo hi i tekmi za či nt veff je r«tCLinal ni ovi alternativni predlogi, ki i n zmoglJi vost Jo ratfunalni ka. tno zmaguje - $e posebej v pog ar hi tek t ur«* r i^Cunal ni k a (Redu Ta se odlikuje po preprostost t i med arhi tekturo in prevajal prevajalniki, ki prevajajo pi a i nstrukc i je. Te i nstrukc i je 13kega adresnega virtualnega kratek ukazni cikel. RISC ar al ni ek:i h ar hi tek; tur , k:i med trost procesi ranja. eke hitrosti obetajo bol j - Nove »Si od ledu motnosti ced Ifistruc - i mater i al ne ni kom. Upora- rogramske Je­ ne vsebujejo prostora i n hitektura je drugim obeta F"rispevek da ie pregled nad sploSnimi principi, značilnostmi irp pr obl ematj ko RISC ar hi tek t ur in dosei^ki na obravnavanem podr oC- RISC ARCHITECTURES. continues, new al pri ce/perforoancG. On momentum, is RISC - for both simplicit tures and compilers programmi ng 1anguag cumbered as microins and to make the in RISC architectures tacular processing si As the rsiCB ior ternatives are p e o^ these new src Reduced Instruct i y in hardwarB and Optimizing comp es down to instru truct i ons in a 1 ar structuion cycle t BrB just around th peeds. higher speed in computers roposed promi si ng better hitectures that is gaining on Set Computers. RISC aim synergy betwGcn architec- i1ers are used to compi1e ctions that are as unen- ge virtual address space, ime as fast as possible. e corner and promise spec- The paper gives short survey over general RISC principles, characteristics, problems, and achievements on the area of re­ duced architectures. J. UVOD Razvo i v svetu ka?e, da se bodo rai^unalm Ski sistemi v bodoče nauibali k vse bol i poenotenim in mani raznolikim arhitekturam. VeC ali mani novi principi naCrtanih raCunalniSkih arhi­ tektur , ki so se ro ievali od sredine 70-1h 1et do danes, pa slone na doka i razliCnih pristo­ pih. Obravnavani pristop Je pravzaprav presenetljiv ra danaSnii itas. ZnaCilen je po vse boli kom­ pleksnih in zamotanih računalniških arhi tek- turah. VeC je raCunalniSke zmogljivosti so za­ htevale tudi veCJo ceno tako za materialno kot programsko opremo. Zgled predstavija Intelov iAPX 432, ki je bi 1 posebej naCrtovan sa to, da podpira Jezi k Ada. V taksnem, ti. CISC sistemu (Compiex Instruction Set Computer), »e modoCe povečevati računalniško zmoaliivost predvsem r dodajanjem posebnih namenskih procesorjev ozi­ roma naprav, kot so procesor za ari tmeti ko v plavajoči vejici, matrični ali vektorski proce­ sor, posebna enota za upravijan ie s pomnilni­ kom, csche pomniIni k in večkratna vodi 1 a. Zara­ di takSnih, dokaj neugodnih pristopov, in ne nazadnje zaradi kompleksnih mi kropropramsk i h arhi tektur v CISC i stemih z večni vo]Bkimi ope- raciJami, na kakrSne naletimo pri VAXu. obsta­ jajo poskusi poenostavijan ja procesorski h struktur in rabe takSne programske opreme, ki omogoča Čim optimalneiSo računalniško zmogl.ii- vost. To ie tudi eden od bistvenih razlogov za obravnavani pristop, ki pa niti ni tako nov. Sevmore Cray i ž Crav Research je bil vodiIni zagovorni k RISC arhi tekture v posledn Jih 20-i h letih; arhitekture, ki je bila vse do danes le objekt raziskav velikih raziskovalnih laborato­ rijev. Najvidnejši raziskovalec na tem področju je David Patterson iz Un i ver s i t v o-f Cal i fornia at Berkelev, ki Je novi arhitekturi tudi prvi nadel ime RISC. 2 omenjenim premikom v arhitekturi je moč dose­ či zavidljive hitrosti procesiranja tudi pri man j Si h stro jih, ki se bodo lahko kosal i z 61 DEGovim Micro VAXom II, Napori razvi lalcev v nasledniih letih bodo Se nadal le usmer ieni predvsem v povefevan ie procesne moCi . ki io ie. kot domneva io, mat povefiat i Se posebno pri cenenih delovnih postaiah vsa.i ra dva velikost­ na razreda. Videti le. da le v poaledu rahtcv po naraSCan.iu procesne matt i vodi 1 na ratf unal ni Sl:a ar h i tek t ur a Rise. fa arliitektura bo v bodoCe . sloneč na i de 1 i poenost avitve osnovni h procesorsk i h arhi­ tektur, i mel a da I el: osel; en vpliv l. i se odi i ku je JO i 1 o ie pod S".' VAX kar 30<:' aja v enem samem instrukci ie tipa l?ine. Zato se z kodi r a .lo. epi strsk i h skladi h , del arhite^:ture. (prevajal ni kov) je mater i al ni opremi, on-von Neumannovi h sk on i vojske je2 i ke. zel i med procesor- 1edu trženja mate- 1 izkoriščanju VLSI Prednost RISC arhitekture je tem. - da jo je sorazmerorna 1 ahko i mplement i rat i v VLSI tehnolooi ji - da omogoča gradnjo sistemov, ki so sestavlje­ ni iz posamezni h gradni kov < modul arnost) - da DmoaoCa uč i nkovi to preva .lan ie - da te mogoče doseči izjemno kratek čas izva­ jan i a programov Leto proi .v ^'odn ie Osnovne? 1 nstrukci ,ie SploSrii reaistri Nat 1 ri naslavl lan la Dol i: i rt A adrese 1982 51 '•2 2" 3-'J 1 9B0 61 15 11 1'4 J979 1 10 14 12 li J 978 24B 1 •; IIJ ••2 1975 65 6 12 lo Fr e k venca osri. ure /MHz/ 7.5 10 Reg.-reg- soS./usek/ O.4 O. 4 Modi ^ . i ndel:. r a z ^. e i i . 1. !*.• 1 . < 1> Če "O" (r az ve i i tev) O. 4 1 . 4 Slika 1 . F*r i mer java osnovni h z naC i 1 nost i- proce­ sor i a RISCI in nekaterih drugih proce­ sor .lev oz . mi ni računal ni kov. Leto proi ^ vodn.ie Slevilo i nstrulici 1 Vel i kost kont pomni 1 ni ka Dolflna i n s t r u k , /bi Uporab] .iena tehnolOQi ia Model 1 2 valan la r . ti /• leri Boi 1980 120 0 32 ECL MSI req-rBq RISCl 1982 ?9 0 32 NMOS VLSI req-req NMOS MIPS 1983 55 0 r,":* VLSI reQ-req Slika 2. Primerjava nekaterih osn,karakteristi k RISC procesor jev,ki so bili proiz vede- ni v letih 1980 do 83. Or togoualriost, Podatkovni tipi, naslavljan.)e in instrukci je mora.io biti definirani vsak posebej, v medsebojni neodvisnosti. Npr., vča­ sih uporabIjaio različne instrukcije različne načine naslavljanaja. Zdr u^ 1 11 voirt, DopuSa se moSnost uporabe vseh načinov naslavljanja pri kakršnemkoli tipu operatorja ali podatka. Mpr., programski jeziki upoštevajo tip kot posebnost podatka, medtem ko veČina strojev upoSteva tip kot posebnost ope- r ator .lev. Eden <»'i vseh. Izvajanje je moSno le na en sam način, ki se lahko izbere med vsemi moijnimi načini. Npr. ali samo .EQ. in .LT.. ali vseh h relaci iskih operator jev. Najbol j pogosto so triiealiStirie. RISC arhitektura kaže vse več io uporabnost tudi v večnamenskem procesnem ok;ol iu; trdi tev, ki je bila doslei močno vpraSl iiva. UspoSnost arhitekture sloni na njeni skladnosti s prevajalnikom. Zato, da se takSna skladnost doseS: e, se uporabi ia jo nasl edn ii principi: Regularriost, Nekaj, kar se 2e izvajia nekje na nek način, se na enak način ne sme izvajati nikjer drugie. Npr., včasih se nastavljanje cc bitov razlikuje po zlogovnih ali besednih ope- raci jah. Podpora gradnikom, in ne integracija. Problem ni v generirenju koda. ampak v kodni optimiza— ci.ii. Jezi kovni stavki FDR i n C ASE so neuporab­ ni . Nas lav J tan ie. Naslavljanje ne sme biti omejeno le na naslavlianie preprosti H poli in zapi sov. Večina strojev ne zagotavlja ustrezne podpore z apl e t enemu nasl avl jan.ju. Podpora okoltu. F'odpora izvajalskemu okolju. ki Se zdaleka ni tako dobra. kot je podpora ar i tmet i ki in 1ogiki. se mora povečati. Npr. , 62 Preveden program ] C prevajalnik na VAX 11/780 I 1 I C prevajalnik na RISC ime obseg 1 na VAX (vrstic) I (sek) 1 Id.C 1587 1 27.9 21.0 13.9 sort.C 075 1 17.4 13.2 B. 7 puzzle.c UB I 5.2 3.6 2.4 1 skupaj 257B 1 20.5 37.8 VftX/RISC I VAX/RISC na RISC 1 na VAX na RISC BMHz 12riHz B 12 I (sek) BMHz 12MHz B 12 ] 1. 1. 1 1 .3 .3 .4 . 3 2.0 2.0 2.2 2.0 I I I I 35. 20. 7. 62. .2 , 0 , 3 ,S 22. 4 13.2 4.B 40.4 14. B. 3. 26. .8 .7 ,2 ,7 1, 1, 1- 1 .6 .5 .5 .5 2.4 2.3 2.3 2.3 25.0 Slika 3. Primerjalni test zmogljivosti C prevajalnikov na strojih VAX in RISC skupinam skladov. dinamičnim povezavam, izjem­ nim situcijam ipd. Odkloni. Odkloni od osnovnih principov morajo biti neodvisni od implementacije. ZnaCilno je, da razvoj tehnologije vseskozi zaostaja za novimi arhitekturami. Podpora materialni opremi v RISC-VLSI tehnolo­ giji so HDL uporabniški programski paketi, ki so posebej namenjeni naCrtvanju RISC—VLSI ve- .zij. Poseben opisni jezik omogoča učinkovit opis tovrstnih procesorskih arhitektur. Pri MP2D . pakiranju se uporabljajo ustrezna orodja za razmeščanje in povezovanje v postopku na­ črtovanja VLSI vezij. Med najbolj pereCe probleme načrtovanja RISC arhitektur je vprafianje kompleksnosti VLSI vezja, ki naj bi se razumno omejila. Z novo arhitekturo se poveča tako Število kot kvalite­ ta vgrajenih novih virov, naraste pa tudi zane­ sljivost sistema. Vendar prinaša nova arhitek­ tura tudi negativne vplive na gonilno sposob­ nost (moC) vrat, ki s kompleksnostjo vezja upada. Zakasnitve vsled dekodiranja in daljnih prenosnih poti podatkov naraSCajo, s tem pa se manjka hitrost CPU. Ti negativni uCinki so Se bolj izraziti pri CISC arhitekturi, kjer je kompleksnost VLSI vezja enega samega izredno sposobnega procesorja. nuja, S kompleksnostjo eipa se skokoma poveCajo tudi stroSki načrto­ vanja in testiranja procesorja. Zato Je priča­ kovati reSitev le v multiprocesorskih sistemih z izkoriščanjem velike stopnje soCiasnosti , medtem ko so posamezni procesorji v RIBC-VLSI submikronski tehnologiji s sorazmeroma prepros­ to organizacijo zelo hitri in zato uCinkoviti v izvajanju. Iz gornjega je mogoCe povzeti ^ilozo^ijo ftlSC arhi tekturei 1. Izbor tipa in koliCine virov mora maksiroizi- rati pozitivne in minimizirati negativne uCiin- ke. 2. učinkovitost stroja mora biti ovrednotena s Časom izvajanja HLL programov in ne s Številom strojnih instrukcij, ki pripadajo enemu samemu HLL stavku. 3. Pomembno je, da se kar najbolj poenostavi kodni optimizator, ne pa generator koda. 3. PREBLEO RAZVOJNIH DOSEHKOV Razvoj RISC arhitektur je najpreje potekal v raziskovalnih laboratorijih firme IBM (raCu- nalnlk z oznako 801), Universitv o-f Callfornia at BarkelBv (RISC I in RISC II) in Stanford Universitv (MIPS). Glej sliki 1 in 2 !. Tri manjSe firme so 2e realizirale produkte na osnovi Rise tehnologije, veČina glavnih dobavi­ teljev računalnikov pa je priCela dobavljati tudi He prve poskusne serije komercialnih Rise raCunalni kov. IBM ka. t jo ni leta dveh na Oba ROMP je vsekakor Ras vi 1 je i 2 MlPSa. Za! loui ki . Zai 1975, dai vsebinsko i Rise tehno projekta . Eden od n pre?va jalni Sko | aovoricah, v 1 1 ji v . RISC I je bil implementiran v letu 1982. RISC II pa v letu B3. Oba imata 32-bitno besedo in 4 gigazlo£ni virtualni adresni prostor. Razlikujeta se v tem, da ima prvi dvostopenjsko- cevane instrukcije, 44k tranzistorjev in 500 nsek uro, medtem ko ima drugi trostopenjsko cevane instrukcije, 40k tranzistorjev in 330 nsek uro. pionir razvoja RISC raCunalni- miniraCunalnik 801 z zmogljivos- snovan je na emitersko sklopije- snova tega računalnika izhaja iz nes pa IBM £e zakjuCuje razvoj povezanih razliCic komercialnih, logi ji zasnovanih računalnikov, sta poznana pod skupnim imenom jiju je veCuporabniSki sistem za procesiranje, ki bo, sodeC po kratkem tudi komercialno doseg- Domnevajo, da bo zmogljivost tega raCunalnika med 2 in 10 MIPSov. Namenjen je trJfiSCu super- raCunalnikov, ki so grajeni z 16 in 32 bitnimi raCunalniSkimi Cipi , podobnim procesorjema 68010 in 68020. Za novi raCunalnik je predviden operacijski sistem, ki je posebna verzija Uni- y.a. Drugi projekt je na Riscu zasnovana inže­ nirska delovna postaja, ki dela v obmoCju nad 2 MlPSa. Poleg omenjenih projektov obstajajo ob skupnem prizadevanju za Cim tesnejSe sodelovanje (npr. med IBM in Austin) Se drugi projekti RISC ra­ čunalnikov. Med njimi so razliCice raCunalnika 801, ki teCejo kot koprocesorji v sklopu neka­ terih veCjih IBM-ovih centralnih enot. TX je eden od rezultatov IBMovih naporov, da bi raz­ vil napredno delavno postajo. Menda je £e raz­ vita. RISC implementacija na nivoju vtiCne e- note,' namenjena raCunalnikom Serije 1 in PC. Ali bo rezultat teh projektov tudi komerecialno dosegljiv produkt, je nemogoCe napovedati. IBM ima namreC navada, da razvija Številne pro­ dukte, od katerih je marsikateri neuspeSen. Zanesljivo je le to. da IBM ne bo hotel iz­ gubljati prednosti, ki jo ima v novi tehnologi­ ji, in bo Se nadalje poskuSal, da bo konCno Le uspel in Cim veC iztržil na raCun iJe vloženih sredstev. MIPS, Sun, Apollo, Silicon Graphics in Conver- gent so podjetja, ki planirajo prodajo komplet­ nih delovnih postaj. Njihovi RISC raCunalnlSki produkti na nivoju vtiCne enote (boarda) so predvsem zaradi optimiranih prevajalnikov kar desetkrat hitreiSi od standardnih mikroproce­ sorjev. Tudi DEC naCrtuje rabo novih RISC konceptov. Danes Se teCeta vsa i dva tovrstna projekta. Eden od njiju je znan pod imenom Nautilus. RaCunalniSki produkt tega projekta v ECL tehno­ logi ii bo imel zmogljivost nekaj 10 MIFSov in bo delno združljiv z VAXom. Cilj drugega pro- 63 .iekta .ie inženirska delovna postaja, poimenova­ na Titan. Zmogljivost postaie bo 2 MlPSa in bo omogočala instalacijo nekatere VAXOVB aplika­ tivne programske opreme, vendar 2 VAXom ne bo popolnoma združljiva. Na kon-ferenci pred dobrim letom dni je prezi- dent .' DECa Ken Olsen, ko je najavil VAX 8650 izjavil, da je bil DECov napor na razvoju RISC zasnovanih računalnikov doslej v vetji meri neuspešen, hkrati pa dodal, da bodo kljub neu­ spehom tega razvoja Se nadalje vlagali vse svoje napore. Prav tako kot drugi se je tudi Hewlett-Packard oprijel nove tehnologije. Naznanil je, da bodo v badotie vsi njegovi pomembnejši računalniški projekti zasnovani na RISC arhitekturi. TakSno usmeritev izvaja ie pri nadaljni qradnji serije računalnikov HP 3000, ki bo združljiva z vso Hewlett-Packardovo obstojeCo aplikativno programsko opremo. V okviru tega projekta, imenovan Spectrum, napovedujejo računalnik, ki bo zasnovan na veC procesorjih s 64 bitnimi podatkovnimi besedami. Pričakujejo, da bo zmog­ ljivost novega raCunalnika blizu 5 do B MIPSov. kar pomeni, da bo njegova zmogljivost napram računalniku danaSnje serije 3000 veC kot podvo­ jena. Gigantski ATI«T, ki dobavlja L)NIX in C, napove­ duje, da bo razvil na RISCu zasnovan "C stroj", ki bo optimiran za C jezik. Lastne in tuje razvojne grupe so temeljito ovrednotile rabo C programov, tako kot Id.c, sort.c in puzzel.c. Tako je reSevanje kompleksnih linearnih enaCb v polni natančnosti na raCunalnikih RISC arhitek­ ture pokazala zelo dobre rezultate. Ena takSnih grup, kot je Argonne National Laboratorv, je objavila rezultate testov, ki Jih Je opravila na 15i:«-ih računalnikih z različnimi prevajalni­ ki. Tabela na sliki 3 kaSe primerjalni test zmogljivosti C prevajalnikov na strojih VAX in RISC. Vse bolj je Jasno, da RISC raCunalniki ne bodo le domena velikih -firm, ki imajo vse vire za razvoj lastnih RISC raCunalni kov. Tudi manjši proizvajalci bodo svoje razvojne zmogljivosti uporabili za razvoj računalnikov - z vodili Multibus II in VME - na nivoju vtiCnih kartic. MIPS Computer Svstems Inc. od Mountain Uiev, Calif., je He razvil na nivoju vtlCne kartice in za VME vadilo RISC raCunalnik, ki je zasno­ van na eni od prvih arhitektur, tj, na Stan-for— dovi MIPS arhitekturi. Zmogljivost tega ra­ Cunalnika sega do 8 MIPSov in Je zgrajen okrog 32-bitnega RISC Cipa, ki ima instrukcijeke in podatkovne cache pomnilnike. Temu je dodan 64- bitni procesor za aritmetiko s pomiCno vejico procesne moCi 10 MIPSov (kar pomeni mi 1 Jon aritmetičnih operacij v pomiCni vejici na se­ kundo), ki je prav tako v RISC tehnologiji, ter odliCno optimiran prevajalnik za UNIX V ali 4.2BSD. Vse to na eni sami vtiCni enoti. Inmos, ena najpomembnejših britanskih -firm računalniških komponent. Je ponudila trSliSCu 16-bitne (T 212 in M 212) in 32-bitne (T 414 in kmalu tudi T BOO) RISC procesorske enote, ime- OperacijB Dperandi Komentar Brezpog.indir.skok ecJ-tmetiCne in logiCne OBeraci.je Ada And Ic Or RIc Rol 'Sil Sra Srl Sub Subr Xc Xor Rl,R2,Rd Rd:=R2+Rl Rl,R2,Rd Rd!=R2.!>R2),Rd Rdi=M(Rl pomaknjen preko R2) A,Rd Rd:=M M(R2+R3):=R1 R1,>R3) M(R2 pomaknjen preko R3)i=R] R.A M(A):=R bladzor ECSDSSDib SBeraci j Bra~ Rd PČi=Rd+PC Brs Co,Rl,R2,Rd PC:=Rd+PC Ce Co(Rl,R2) Jmp Rd PCi=Rd Jmp A(R) PC:=M(A+R) Jump A(R> PC:=M(A+R> Trap Co,Rl,R2 PC:=0 Ce (Rl,R2) CeloStev. seStev. LogiCni "in" Vstavitev zloga LogiCni "al i" Kombini.rotaci j a Rotaci J a Log.levi pomi k Ar itm.desni pomik Log.desni pomik CeloStev. odStev. Obrnjena Sub IzloCitev zloga Log.ekskluz. "ali" Nalag.(baz.nasl.) Nalag.(baz.indeks) Nalag.(baz.pomika) Nalag.(nepos.nas.) Nalag.(takoj.nas,) prenos (zloga/reg) Shran.(baz.nasl,) Shran.(baz.indeks) Shran. (baz.pomi ka) Shran.(nepos.nas.) Brezpog.rBlat. skok Pogojni skok Brezpog.skok nepo. Brezpog.skok baz. Brezpog.skok posr. "Trap" instrukciJa Qcy9§ 9E§C§£iig Save PC A Set Co.R.Rd MA(A):=PC(-3) Rd:=-1 Ce Co(R,Rd) Rd:=0 Ce ni Co(R,Rd) ReSi veCstop. PC po pasti/preki. Pog.nastavitev Slika 4. Strojni kod, ki je znaCilen za procesor z RISC arhit*ektLiro 64 novane transpi.iterie, ki so med sebo j popol noma 2dru.^l ii ve. 1 ranspuLer ie raCunalni k na Cip , H omogoCa izva.iariie veC procesov hkrati in tudi sam skrbi za komunikacijo med njimi- Komunika­ cija pote^sa preko skupnepa pomnilnika. VeC transputer .iev se lahko povesu ie med seboj preko kanalov v veifproceftorsk i sistem. ki omopoCa konkurenčno i s va ian ie veC i h procesov. Tak Sne sisteme ..ie moC! tJe nadal ie povezovati v Se veC.ie sisteme in tako praditi sisteme s po- 1 jubnim ijtevilom transputer .iev. Transputerski sistemi niso vetf zasnovani na von Neumannovi arhitekturi, kakršno ima sam transputer. 2ato, in zaradi sposobnega transputerja lahko daseqa- .jo ali celo presegajo smogl ji vos t današnjih superr ačlunal ni kov . Zakl juCen i transputer" s k i sistemi se povesuieio med seboi in s standardno mikroprocesorsko periferijo preko posebnih v- mesnikov t.1menovanimi "link adaptorji" IMB 0001 in IMS C002, ki skrbi io za medsebojno sinhronizaci io veCih sistemov oziroma sistema z n jegovo pen +£?r i .lo. -32~bitni transputer T 414 ie splošno in ::mare 10 MIPSov pri 20 NHz. Prav sp1oSnanamenski n ieaov predhodni k T 21 ko ie M 212 namenski transputer zs 1ntel1oentneoa diskovnega sistema. T 4 pr edstavnik te družine, ie i zdelan v ronsk1 GHOS tehnoiooi n s preko 150k toriev v 84-pinskem čipu. Procesor ima notranie in zunanie izhode za naslove ke. ki so mul 11pleksirani in doseoa i prenosa '2u megaj 1 oaov . 4-a i gaz 1 ai!n i naslovni prostor, PKGH in 2k SRAM p ter 4 medtr ansput er sk e komun i l.ac i isk e pogledu nabora ukazov transputer od obiCaineoa nabora ukazov P TSU arh pr ed vsein po številu -/seh ukazov in pr ukazov zm fiinoi^en le in del jen ie. namenski tako i e 2, medtem kontrol o 14, k; i je 1.5-mik- tranSIs~ 32-bitne in podat- o hitrost 11nearni omni1nik a kanale. V stopa od i tekture, 1sotnost1 Stavki Cal1/return Loops Assi qn If With Čase GoTo Pogostost Stro ine Pomni 1. uporabe instrukci je re-ference 13 21 45 26 15 13 SI i ka Pogostost pomn i 1 - re-f erenc v programi h , ki so napisani v jeziku C al i Pascal Stroi / procesor ttd,S z va ian .la < •/. ) ^tev.izv, i nstruk. ( •/. ) pomni 1.dosto do podatkov VAX-11 PDP-1] 6Q0i:'0 RISC 1 26 19 15 12 Slika 6. f'r i mer- i ava procesor i a Rl SC 1 z nekate­ rimi drugimi procesorji Proizvajalec t ransput er .lev je poskrbel tudi za u.C i nkovi t o i ri i a ti k o pr ogr ami r an je v .jeziku GCCAM, ki ga le Inmos posebej razvil za tran­ sputer. Prevedli so qa ite tudi za druga okolja, npr. VAX in IDM PC. Hi:, m kot emulator zelo trukci jski cikel je nje 5 hitrostjo 6.5 ojni plani pa pred- bi tno vodi 1 o. Dandanes obstajajo trije komercialno doseg] iivi raCunaJni fiki sistemi , ki bazirajo na RISC arhi­ tekturah. Ti sistemi so produkti -firm Ridge Computer s Inc. o^ Santa Cl ara. Cal i -f . . Pvramid ll^omputer Inc. o-f Mountain View. Cali-f. in Cele- r11 v Computing Inc. o^ San Diego. Calif. Vse tri firme dobavi iaio raCunal ni ke. k: i so v raz­ redu zmogljivosti najmanj 2 MlPSa. Ridge 32 ima poleg reducirane množice instrukcij tudi veC prekrivnih registrov. Serijo Ridge 32 sestav- i laio 32C. ki je veCuporabnjSki sistem, in 32S, ki je majhen enouporabni ftki sistem, posebe j naCrtan za DEM uporabnike. Obe enoti imata 32- bitne podatkovne in adresne poti. 125 nsek cikel. cevanie instrukcij v Stirih stopnjah, vi rtu.al ni pomn i 1 ni k . procesi ran je s plava .loCo veiico in grafiko z bitno preslikavo visoke resolucije. Produkt je razliiiica Berkel eyevega RISCa. posebei načrtovana za potrebe tr^iSCa. le so: podpora materialne opreme hitremu kon- tekstnemu preklapljanju. ki dovol luje rabo *itevilnili vhodno/izhodnih naprav. veC uporabni­ kov in procesov. Poleg tega uporablja Ridoe 32 namesto enega običajnega VLSI Cipa standardni TTL, Operacijski sistem je ROS, izpelian iz UNIX V in 4.2BCD. Ta omogoča dodatne znogl n- vosti . ki ) 1 fi veČina implementaci i UNIXa nima. !e so: pageniranje virtuainega pomnilnika, visoko zmogl iiv datotečni sistem in hiter tned- procesni komunikaci iski sistem. ki komunicira s sporoči 1 1 . Posebna odlika sistema Ridge 32 le učinkovita po.dpora grafiki. 19" barvni zaslon ima osemrav- ninsko resoluci io 1024x768 puselov, kontrolna vtična enota pa I28k lastnega pomnilnika za grafiko. Ta dopušča osvefevanje 60 zaslonskih slik na sekundo. Podobno kot pomnilnik je pagi- niran tudi vhod in izhod iz diska. ROS ima večokenski. zaslonsko orientiran urejevalnik za učinkovito streSbo gra-fiki. Računal ni ^ki si stem Pvrami d 90K ie 32~bitni računalnik z virtualnim pomnilnikom do 80 mega- zlogov. CPU s 125 nsek ciklom je nameSčen na treh vtičnih enotah skupaj s procesorjem 68000 za sistemsko podporo in diagnostiko. Tako kot transputer tudi procesor Pvramid odstopa od klasičnih RISC kriterijev predvsem v dvociklič- nih instrukcijah in v rabi bolj tradicionalne arhitekture za vhodno-izhodne operacije in speci -f i Čnega pr očesi ran ia. Zelo bogat je na registrili. 528 regi s t rov je raz vr SCeni h v fo4 regi strskih skupin. fe skupine regi strov. ki imajo RISCu podobne prekrivne registre. podpi­ rajo do 128 uporabnikov. Oba. računalnika, Ridge in Pvramid sta zgrajena v MSI in VLSI logiki, medtem ko ie Celeritvjev računalnik C1200 zgra- len okrog NCR-ovega 32-bitnega procesorskega čipa. ki ima do 16 kilozlo.*?ni registrski skiad. Pvramid 90!; podpiralo HLL za CAD/CAE, podatkov­ ne baze in expertni sistemi UNIX, operaci iski sistem s časovnim dodeljevanjem, prevajalniki ^a C Pascal in F77. Dva do petkrat je ^utrej^l od VAX--ll/780 pri mnogo niijji prodajni ceni. 65 4. ODLIKE RISC ARHITEKTURE Rise računalniki so primerni za uvajanje šte­ vilnih tehnik, ki so bile razvite Se v pretek­ lih letih z namenom, da se poenstavi in pospefii izvajanje programov, predvsem takSnih, ki so zapisani v visokonivojskih jezikih, in izvajan­ je funkcij, ki se nanašajo na operacijske sis­ teme. Johan Hennessey, ki je vodil razvoj danes Se zastarelega Stan-fordovega MIPS RISC proce­ sorja, in njegovi komercialni naslednji ki, so uporabljali pri opisovanju RISC arhitektur vzdevek "prodorna" arhitektura. Zakaj taksno navdušenje nad RISC Odgovor je preprost. Te arhit predvsem k preprostejšim notranji namenom, da se poveCa hitrost p premosti silikonska bariera, ki razvoi Cipa in veC lo gostoto vez.ia na mikroprocesorski Cip. delku so bile Se podane bistvene RISC arhitekture, učinkovitost nazorno pokaSe Šele z zmogljivost arhitekturami? ekture težijo m strukturam z rocesiranja in avira hitrejSi elektronskega V drugem raz- karakteri Btlke le-te pa se jo Se obstoje­ čih sistemov z RISC Cipi. Z njimi sta doseJfena najmanj 2 MlPSa, kar je skoraj dvakrat veC, kot zmore DECov VAX s procesorskim Cipom 7B032. Zaradi optimiranega izvajanja programske opretne in direktnega izvrševanja kode, je jasno, da ima RISC prednost v mnogih procesnih aplikaci­ jah. Kljub temu pa je, in bo tudi v bodoCe, fie velika raCunalni jSkih sistemov, ki kode ne izva­ jajo direktno, vkljuCno z upravljanjem program­ ske prekinitve, dodeljevanja virov ter vhodov oz. izhodov. Raba modernih instrukc tudi preproste instru ne taksne, kot so sic blokov in podobno) in se izvajajo v enem c drugaCnih procesorski teh je moCno poenostav ni veC potrebno in b kontrolna logika. Vzr snovanega procesorja j asemblerskega jezika, preprost, je prikazan Ij, za katere so znaCilne kclje tipa load/store (in er potrebne za prenašanje za katere je pomembno, da iklu, narekuje uvajanje h Cipov. Načrtovanje 1e- Ijeno. Mikroprogramiranje istveno se zmanjfta tudi ok preprostosti RISC za- e v bistveno manjšem kodu TakSen kod. ki je zelo na sliki 4 za MIPSov Cip. zaporedno izyaian ie Instr.l! IF ID OD SX OF Instr.I+l! Cas IF ID OD SX OF Instr.1+2: IF ID OD SX OF cevano izvaian te Instr. I + l Instr.I: Instr.I+li Instr.I+2i IF ID OD 1 V ALU 1 I 1 OD I SX 1 I IF 1 1 SX I DF I 1 1 1 1- ID I OD I SX I OF 1 J 1 I 1 1 1 IF I ID I OD I 1 1 I I 5X OF Instr 1+2 I V Instrukci jski pomni 1nik 1 I 1 I 1 IF I ID 1 Instr. I I V Podatkovni pomniIni k 1 OF 1 1 I 3X 1 I -I *> pomeni, da je ALU rezervirana za rabo OD in SX instrukcije I+l DODELJEVANJE VIROV MED PREVAJANJEM PRI CEVANJU INSTRUKCIJ RAČUNALNIKA MIPS StaTiie Hnemon i k Opr av ila Dostava instr ukc i Je IF Dostaua iz PC i rt PC inkreaent ira Vekodiran,7e iristr. Dekod. operanda Shr an . / i zfa.i an J e oper anda Postavka oper anda ID OD SX Dekod i ran Je instrukcije Izrattin ef,adr,in nasi.pomn,, te "load/store" Izratun nove vsebine PC, Ite r azve J itev, sicer se uporabi ALU za reg-reg oper ac i Je Vpis oper anda, te "store" Raba ALU za komparaciJo, te "compare-and~branch" sicer se uporabi ALU za reg-reg oper ac i Je OF Odti tanje opreanda, te "load" GLAVNE STOPNJE IN FUNKCIJE CEVANJA Slika 7. VeČina instrukcij se lahko izvaja konkurenCno s cevanjem 66 v nasprotju z zgoraj opisanimi značilnostmi pa dandanes veČina procesorjev uporablja mikropro- grame, ki omogoCajo izvajanje vsake strojne instrukcije. Pri nafirtovanju VLSI vezij postane zelo zahtevna ne le dekodirna logika Številnih in zapletenih instrukcij, temveC tudi implemen­ tacija fflikroprogramiranja. Nasploh je opazna tendenca, da postaja kontrolna logika neregu­ larna in kompleksna ter zato zaseda ie velik del silicijeve povrSine. Arhitekture s Številnimi registri so tudi manj zahtevne v pogledu materialne opreme, ki uprav­ lja klice procedur in ukaze za vrnitev ir pro­ cedure v glavni program. Tovrstni upravljalni postopek potrebuje pri veČini programov, ki so napisani v C jeziku ali v Pascalu, veC pomnil- niSkih re-ferenc, kot kaka druga aktivnost. Iz tabele na sliki 5 je razvidna v procentih izra­ žena pogostost uporabe posameznih stavkov, ter strojnih instrukcij in pomnilniSkih re-ferenc v stavkih samih. RISC navadno uporablja (pushdOMn) sklad skupin registrov. Vsaki proceduri je dodeljena skupina registrov. Skupine se med seboj prekrivajo in zato so prekoračitve pri prenaSanju parametrov manjSe. S kontekstnim preklapljanjem iz ene procedure v drugo 11,S. Pr2ybylski. "Hardware/Sof tware Tt— adeoffs for Increaeed Per-formance" , In Proč SIGARCH/SIGPLAN Symposium on Arhitectural Support for F'rogr ammi ng Languages and Ope— rating SystemB,pp.2-11,ACM.Palo Alto.March 1982. revised as Technical Report 82-228 /12/ J.Hennessv, N.Jouppi, S.Przvbylski,C.Rowen T.Gross."Design of a High Performance VLSI Processor", In Proceedings Third Caltech VLSI Conference. pp.33-54, 1?B3, available as Technical Report 83-236. /13/ S.Prsybylski,"Design Verification and Tes- ting of MIPS, In Proceedings,Conference on Advanced Research in VLSI,p.100-109,Artech HousE, Januarv 1984 /14/ S. Prsybylfiki , T.Gross,J.Hannessv,N.Jouppi, C.Rowen."Organization and VLSI Implementa- tion of MIPS".Journal of VLSI and Computer Svstems 1(3),Spring,1984, available as Te­ chnical Report 83-259 /15/ C.RoMBh, S.Prsybylski.N.Jouppi, T.R.Gross. J.Shott.J.Hannessv,"MIPS:A High Performan- ce 32E'it NMOS Microprocessor" . In Digest of International Solid—State Circuits Conf.. IEEE San Francisco.Ca.,February 19B4 /16/ r.R.Gross, "Code Dptlmization of Pipeline Constraints",PhD thesis, Stanf.Dniversity, August 1983, available as Technical Report 83-255. /17/ J.Hannessv. "DARPA Research Review", Stan- ford Universitv, December 26. 1984. /18/ C.Barnev,"RISC Technologv Moves off Campus into Commercial Machines", Electronics We- e^ , April 29. 1985 /19/ E.Basard, D.Folger, "Ridge-32 Archtecture- A RISC Variation", Proceedings of the IEEE ICCD •83. Port Chester, NV.October 31-Nov. 3. 1983 /20/ R.Ragan-Keller.R.Clark,"Applving RISC The- or^ to a Large Computer",Pvramid Technolo­ gv Corporation Speč.Report on Minicomputer Svstems,1295 Clarleston Rd, Mauntain View, CA 94043, Januarv 10, 1985 /21/ T.Naegele. "Harris Goes After DEC with a RISC Architecture". Electronics Week, June 32, 1985. /22/ B.C.Cole,"A Crowd of Hopefuls Warms up for 32-bit Microprocessor Race", Electronics Uleek, June 3, 1985 /23/ V.Milutinovic•, "A Vertical-Migration Mi­ croprocessor Architecture", Purdue Univer­ sitv Technical Report. TR-EE 84-36, August 1984 /24/ V.M.Milutinovic',"Rise architecture"