Regularne tehnike vzorčenja trifaznih stikalno-matričnih usmernikov : doktorska disertacija

slovenski

doktorska dela

2008

disertacije   faktor moči   matrični pretvorniki   modulacijski algoritmi   simulacija vazja   tehnika vzorčenja   trifazni matrični usmerniki   vhodna napetost   višje harmonske komponente

Univerza v Mariboru, Fakulteta za elektrotehniko računalništvo in informatiko

Z upoštevanjem vpliva tretje harmonske komponente vhodne napetosti na modulacijski algoritem lahko dosežemo enolično rešitev sistema linearnih enačb, ki opisuje delovanje trifaznih stikalno-matričnih pretvornikov. V nalogi je predstavljena izdelava trifaznega matričnega usmernika od analitične izpeljave funkcij prevajalnih razmerij, izračuna modulacijskega algoritma z regularno tehniko vzorčenja, simulacije vezja do končne izdelave prototipa. S pomočjo stikalno-matričnega pristopa so bile izračunane funkcije prevajalnih razmerij, ki so zagotovile želen faktor moči in gladko enosmerno izhodno napetost, kljub prisotnosti višjeharmonskih komponent v vhodni napetosti. Pri matematični analizi funkcij prevajalnih razmerij se je izkazalo, da z vpeljavo tretje harmonske komponente vhodne napetosti preide sistem linearnih enačb, ki opisuje delovanje pretvornika, iz do sedaj znane enoparametrične družine rešitev v sistem z enolično rešitvijo. Hkrati pa se je pokazalo, da za korekcijo faktorja moči tokovni senzorji na vhodu pretvornika niso potrebni. Na podlagi dobljenih rezultatov analize matematičnega modela trifaznega matričnega usmernika je bila po Woodovi metodi izdelana sinteza pretvornika. Izračunani modulacijski algoritem je bil najprej preskušen na simulacijskem vezju, izdelanem v programskem paketu MATLAB/SIMULINK. Rezultati simulacije so potrdili teoretično napovedano delovanje usmernika brez tokovnih senzorjev s faktorjem moči blizu ena. - II -Na osnovi analitično določene strukture stikal je bil izdelan prototip usmernika, na katerem je bilo preverjeno in potrjeno delovanje modulacijskega algoritma. Modulacijski algoritem je bil implementiran s pomočjo digitalnega signalnega procesorja in programljivega vezja FPGA.

07.08.2023