Low leakage charge recycling power gating structure for CMOS VLSI circuits
Vezja CMOS VLSI z nizkim uhajalnim tokom vrat

1. PDF datoteka (1061 kB)

1. TXT datoteka (20 kB)

Izvoz v EndNote (RIS format)

Avtor(ji)

Kavitha, M. (avtor)
Govindaraj, T. (avtor)

Jezik

angleški

Vir

Informacije MIDEM

Leto

2015

Številčenje

letnik 45, številka 1

Vsebina

mikroelektronika baterije CMOS integrirana vezja

Založnik

Strokovno društvo za mikroelektroniko, elektronske sestavne dele in materiale

Izvor

Strokovno društvo za mikroelektroniko, elektronske sestavne dele in materiale
(Obvezni izvod spletne publikacije)

Pravice

URN

URN:NBN:SI:DOC-F8GCH509

COBISSID

280571136

Objavljeno

09.10.2015

Metapodatki

Citiranje

APA:

Kavitha, M., Govindaraj, T. (2015). Low leakage charge recycling power gating structure for CMOS VLSI circuits. Informacije MIDEM, letnik 45, številka 1, str. 66-72. URN:NBN:SI:DOC-F8GCH509 from http://www.dlib.si

MLA:

Kavitha, M., Govindaraj, T.. "Low leakage charge recycling power gating structure for CMOS VLSI circuits." Informacije MIDEM letnik 45. številka 1 (2015) str. 66-72.
<http://www.dlib.si/?URN=URN:NBN:SI:DOC-F8GCH509>

Informacije MIDEM
1986-
(Zbirni zapis)

Low leakage charge recycling power gating structure for CMOS VLSI circuitsVezja CMOS VLSI z nizkim uhajalnim tokom vrat

Low leakage charge recycling power gating structure for CMOS VLSI circuits
Vezja CMOS VLSI z nizkim uhajalnim tokom vrat