Formal verification of digital circuits using symbolic model checking
Formalna verifikacija digitalnih vezij s simboličnim preverjanjem modelov